JPH06125543A

JPH06125543A - 符号化装置

Info

Publication number: JPH06125543A
Application number: JP27304392A
Authority: JP
Inventors: Shuji Abe; 修司阿部; Jiyunko Kimura; 潤子木村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-10-12
Filing date: 1992-10-12
Publication date: 1994-05-06
Also published as: EP0593013A3; EP0593013A2

Abstract

(57)【要約】【目的】下層における符号化効率を向上させると共に下
層の画質を向上させ、また各層の再生画像の画質を均等
化させることができる。【構成】階層化回路80はＤＣＴ回路13からの変換係数を
階層化して量子化回路81に与える。階層化回路80は階層
２×２についてはＡＣ係数の変換係数を伝送しない。従
って、量子化回路81によって階層２×２のレート制御が
行われず、階層２×２の符号量を低くすることができ
る。これにより、下層における予測誤差が小さくなって
符号化効率が向上する。また、上層の画質が向上する。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【産業上の利用分野】本発明は、画像信号を階層化して
符号化する符号化装置に関する。

【０００２】

【従来の技術】近年、画像のディジタル圧縮が検討され
ている。特に、ＤＣＴ（離散コサイン変換）を用いた高
能率符号化については、各種標準化案が提案されてい
る。高能率符号化技術は、ディジタル伝送及び記録等の
効率を向上させるために、より小さいビットレートで画
像データを符号化するものである。ＤＣＴは、１フレー
ムを複数のブロック（ｍ画素×ｎ水平走査線）に分割
し、このブロック単位で映像信号を周波数成分に変換す
ることにより、空間軸方向の冗長度を削減するものであ
る。高能率符号化においては、１フレーム内でＤＣＴに
よる圧縮（フレーム内圧縮）を行うだけでなく、フレー
ム間の相関を利用して時間軸方向の冗長度を削減するフ
レーム間圧縮も採用する。フレーム間圧縮は、一般の動
画像が前後のフレームでよく似ているという性質を利用
して、前後のフレームの差分を求め差分値をＤＣＴ処理
することによって、ビットレートを一層低減させるもの
である。

【０００３】図１０はこのような高能率符号化を採用し
た従来の符号化装置を示すブロック図である。

【０００４】輝度信号Ｙ及び色差信号Ｃｒ，Ｃｂは多重
処理回路11に与えられて、ｍ画素×ｎ水平走査線のブロ
ック単位で多重される。例えば、色差信号Ｃｒ、Ｃｂに
ついては水平方向のサンプリングレートを輝度信号Ｙの
１／２とする。この場合には、ｍ×ｎの輝度ブロックが
２個サンプリングされる期間に、色差信号Ｃｒ，Ｃｂは
ｍ×ｎの１個のブロックがサンプリングされる。多重処
理回路11は、２個の輝度ブロックＹ及び各１個の色差ブ
ロックＣｒ，Ｃｂの４個のブロックによってマクロブロ
ックを構成する。なお、２個の輝度ブロックＹと各１個
の色差ブロックＣr ，Ｃb とは画面の同一位置を表わし
ている。多重処理回路11の出力は引算器12を介してＤＣ
Ｔ回路13に与える。

【０００５】フレーム内圧縮を行う場合には、後述する
ように、スイッチ14はオフであり、多重処理回路11の出
力はそのままＤＣＴ回路13に入力される。ＤＣＴ回路13
には１ブロックがｍ×ｎ画素で構成された信号が入力さ
れ、ＤＣＴ回路13はｍ×ｎの２次元ＤＣＴ（離散コサイ
ン変換）処理によって入力信号を周波数成分に変換す
る。これにより、空間的な相関成分を削減可能となる。
すなわち、ＤＣＴ回路13の出力（変換係数）は量子化回
路15に与え、量子化回路15は変換係数を所定の量子化係
数で再量子化することによって、１ブロックの信号の冗
長度を低減する。なお、ブロック単位で動作する多重化
処理回路11、ＤＣＴ回路13及び量子化回路15等にはブロ
ックパルスを供給する。

【０００６】量子化回路15からの量子化データは可変長
符号化回路16に与え、量子化出力の統計的符号量から算
出した結果に基づいて、例えばハフマン符号化する。こ
れにより、出現確率が高いデータは短いビットを割当
て、出現確率が低いデータは長いビットを割当てて、伝
送量を一層削減する。こうして、可変長符号化回路16か
らフレーム内圧縮された符号化出力が得られる。

【０００７】可変長符号化回路16の出力は符号量制御回
路18にも与えている。出力データのデータ量は、入力画
像に依存して大きく変化する。そこで、符号量制御回路
18は、可変長符号化回路16からの出力データ量を監視
し、量子化回路15の量子化係数を制御して出力データ量
を調整している。また、符号量制御回路18は可変長符号
化回路16を制御して出力データ量を制限することもあ
る。

【０００８】一方、スイッチ14がオンである場合には、
多重処理回路11からの現フレームの信号は、引算器12に
おいて後述する動き補償された前フレームのデータから
引算されて、ＤＣＴ回路13に与えられる。すなわち、こ
の場合には、フレーム間の画像の冗長性を利用して差分
データを符号化するフレーム間符号化が行われる。フレ
ーム間符号化において、単に前フレームと現フレームと
の差分を求めると、画像に動きがある場合には差分が大
きなものとなる。そこで、現フレームの所定位置に対応
する前フレームの位置を求めて動きベクトルを検出し、
この動きベクトルに応じた画素位置において差分を求め
ることによって動き補償を行って差分値を小さくするよ
うにしている。

【０００９】すなわち、量子化回路15の出力は逆量子化
回路21にも与えている。量子化出力は逆量子化回路15に
おいて逆量子化し、更に逆ＤＣＴ回路22において逆ＤＣ
Ｔ処理して元の映像信号に戻す。なお、ＤＣＴ処理、再
量子化、逆量子化及び逆ＤＣＴ処理では、完全に元の情
報を再生することはできず、一部の情報は欠落してしま
う。この場合には、引算器12の出力が差分情報であるの
で、逆ＤＣＴ回路22の出力も差分情報である。逆ＤＣＴ
回路22の出力は加算器23に与える。加算器23の出力は約
１フレーム期間信号を遅延させる可変遅延回路24及び動
き補正回路25を介して帰還されており、加算器23は前フ
レームのデータに差分データを加算して現フレームのデ
ータを再生し可変遅延回路24に出力する。

【００１０】可変遅延回路24からの前フレームのデータ
と多重処理回路11からの現フレームのデータとは動き検
出回路26に与えて動きベクトルを検出する。動き検出回
路26は例えばマッチング計算による全探索型動き検出に
よって動きベクトルを求める。全探索型動き検出におい
ては、現フレームを所定のブロックに分割し、各ブロッ
クで例えば水平１５画素×垂直８画素の探索範囲を設定
する。各ブロック毎に前フレームの対応する探索範囲に
おいてマッチング計算を行いパターン間の近似を計算す
る。そして、探索範囲の中で最小歪を与える前フレーム
のブロックを算出し、現フレームのブロックとによって
得られるベクトルを動きベクトルとして検出する。動き
検出回路26は求めた動きベクトルを動き補正回路25に出
力する。

【００１１】動き補正回路25は、可変遅延回路24から対
応するブロックのデータを抽出して動きベクトルに応じ
て補正を行い、スイッチ14を介して引算器12に出力する
と共に、時間調整の後加算器23に出力する。こうして、
動き補償された前フレームのデータが動き補正回路25か
らスイッチ14を介して引算器12に供給されることにな
り、スイッチ14のオン時はフレーム間圧縮モードとな
り、スイッチ14オフ時はフレーム内圧縮モードとなる。

【００１２】スイッチ14のオン，オフは動き判定信号に
基づいて行う。すなわち、動き検出回路26は、動きベク
トルの大きさが所定の閾値を越えているか否かによって
動き判定信号を作成して論理回路27に出力する。論理回
路27は動き判定信号及びリフレッシュ周期信号を用いた
論理判断によってスイッチ14をオン，オフ制御する。リ
フレッシュ周期信号は、フレーム内圧縮フレームＩを示
す信号である。論理回路27は、リフレッシュ周期信号に
よってフレームＩが入力されたことが示された場合に
は、動き判定信号に拘らず、スイッチ14をオフにする。
また、論理回路27は、動き判定信号によって、動きが比
較的早くマッチング計算による最小歪が閾値を越えたこ
とが示されると、フレームＰが入力された場合でも、ス
イッチ14をオフにしてブロック単位でフレーム内圧縮符
号化させる。下記表１に論理回路27によるスイッチ14の
オン，オフ制御を示す。

【００１３】

【表１】図１１は復号化装置を示すブロック図である。

【００１４】復号側においては、符号化信号は符号バッ
ファメモリ回路32を介して可変長復号回路33に与える。
可変長復号回路33は入力された符号化信号を固定長デー
タに復号する。なお、符号バッファメモリ回路32は省略
されることもある。

【００１５】可変長復号回路33の出力は、逆量子化回路
34において逆量子化し、逆ＤＣＴ回路35において逆ＤＣ
Ｔ処理して元の映像信号に復号してスイッチ36の端子ａ
に与える。一方、可変長復号回路33の出力はヘッダ信号
抽出回路37にも与えている。ヘッダ信号抽出回路37は入
力されたデータがフレーム内圧縮データであるかフレー
ム間圧縮データであるかを示すヘッダを検索してスイッ
チ36に出力する。スイッチ36はフレーム内圧縮データを
示すヘッダが与えられた場合には、端子ａを選択して逆
ＤＣＴ回路35からの復号データを出力する。

【００１６】フレーム間圧縮データは逆ＤＣＴ回路35の
出力と予測復号回路39からの前フレームの出力とを加算
器38によって加算することによって得られる。すなわ
ち、可変長復号回路33の出力は動きベクトル抽出回路40
に与えて動きベクトルを求める。この動きベクトルは予
測復号回路39に与える。一方、スイッチ36からの復号出
力はフレームメモリ41によって１フレーム期間遅延させ
る。予測復号回路39はフレームメモリ41からの前フレー
ムの復号データを動きベクトルによって動き補償して加
算器38に出力する。加算器38は予測復号回路39の出力と
逆ＤＣＴ回路35の出力とを加算することにより、フレー
ム間圧縮されたデータを復号してスイッチ36の端子ｂに
出力する。フレーム間圧縮データが入力されると、スイ
ッチ36はヘッダによって端子ｂを選択し、加算器38から
の復号データを出力させる。このように、フレーム内圧
縮及びフレーム間圧縮の両モードで圧縮及び伸張動作が
遅滞なく行なわれる。

【００１７】ところで、上述したように、ＤＣＴ回路13
は２次元ＤＣＴ処理によって、入力信号を直交変換して
変換係数を出力している。ＤＣＴ回路13からの変換係数
は水平及び垂直の低周波成分から高周波成分に順次配列
される。例えば、８×８画素のブロック単位で処理を行
うと、水平及び垂直に低域から高域に向かって順次配列
された８×８の６４個の変換係数が生成される。変換係
数は全データの平均値を示す１個のＤＣ係数と６３個の
ＡＣ係数とから成り、水平及び垂直の低域から高域に向
かって、すなわち、ＤＣ係数から順にジグザグスキャン
されて読出される。

【００１８】比較的粗い絵柄では、変換係数の高域成分
の値は小さく、高域成分の量子化出力は０となる。つま
り、変換係数の低域のみを伝送しても、大まかな画像を
再現することができ、高域成分を伝送することによっ
て、精細な画像を再現することができる。また、変換係
数を逆変換した場合には、変換係数の個数に応じた画素
数の再生画像が得られる。つまり、変換係数の低域のみ
を逆変換すると、各ブロックの再生画像は変換係数の個
数に応じた縮小画像となる。従って、十分な伝送レート
を設定することができない場合、ＶＴＲにおける特殊再
生のようにビットストリームの一部しか再生に使用され
ない場合、又はビットストリームの一部を用いて小画面
表示を行う場合等を考慮して、変換係数を階層化して量
子化する方法を採用することがある。

【００１９】図１２はこの階層化を説明するための説明
図である。図１２（ａ）は各ブロックの低域の２×２の
部分（斜線部）を符号化する階層（以下、階層２×２と
いう）を示し、図１２（ｂ）は各ブロックの低域の４×
４の部分（斜線部）を符号化する階層（以下、階層４×
４という）を示し、図１２（ｃ）は各ブロックの全域の
８×８の部分（斜線部）を符号化する階層（以下、階層
８×８という）を示している。

【００２０】階層２×２では、図１２（ａ）の斜線で示
すように、８×８の変換係数のうちＤＣ係数を含む低域
の２×２個の変換係数を用いる。これらの４個の変換係
数を量子化し、更に、可変長符号化して出力する。階層
４×４では、低域の４×４個の変換係数まで量子化して
可変長符号化し、階層２×２の符号化出力と共に出力す
る。同様に、階層８×８では全域の変換係数を量子化し
て可変長符号化し、階層２×２及び階層４×４の符号化
出力と共に出力する。例えば、伝送レートに応じて、階
層２×２まで伝送するか、階層４×４まで伝送するか又
は階層８×８まで伝送するかを決定する。

【００２１】一方、復号側ではいずれの階層まで復号す
るかに応じた精細度で画像を再現することができる。例
えば、階層２×２の符号化出力を復号した場合には、比
較的粗い画像を再生することができ、階層８×８の符号
化出力まで復号に用いた場合には精細な画像を再生する
ことができる。

【００２２】図１３はこのように符号化を階層化した従
来の符号化装置を示すブロック図である。図１４は図１
３中の量子化回路の具体的な構成を示すブロック図であ
る。また、図１５は各階層毎のジグザグスキャンの例を
示す説明図であり、図１６及び図１７は各階層毎の符号
化を説明するための説明図である。

【００２３】図１３の符号化装置はＤＣＴ回路13の出力
を階層化回路50に与え、階層化回路50の出力を量子化回
路51に与えている。量子化回路51は所定の量子化係数に
よって例えば変換係数を除算することにより量子化出力
を求めて可変長符号化回路52に出力する。また、量子化
回路51は量子化出力の逆量子化出力も求めて逆ＤＣＴ回
路22に出力する。可変長符号化回路52の符号化出力は符
号化制御回路53に与える。符号化制御回路53は符号化出
力の符号量に基づいて量子化回路51の量子化係数を制御
すると共に、可変長符号化回路52を制御して総符号量を
設定符号量以内に抑制する。

【００２４】いま、ＤＣＴ回路13は８×８画素のブロッ
ク単位で２次元ＤＣＴ変換を行うものとする。ＤＣＴ回
路13からの６４個の変換係数は階層化回路50に与えて、
各階層毎に変換係数を出力する。階層化回路50は、階層
２×２の変換係数出力ｄ（２×２）として低域の２×２
の４個の変換係数を出力する。すなわち、階層化回路50
はＤＣ係数及び３個のＡＣ係数を出力する。同様に、階
層化回路50は、階層４×４の変換係数出力ｄ（４×４）
として１６個の変換係数を出力し、階層８×８の変換係
数出力ｄ（８×８）として６４個の変換係数を出力す
る。

【００２５】いま、ＤＣＴ回路13からの変換係数が図１
６で示すものであるとする。階層化回路50は変換係数出
力ｄ（２×２），ｄ（４×４），ｄ（８×８）を夫々量
子化回路51の量子化器55及び減算器57，61に与える（図
１４）。階層２×２の変換係数出力ｄ（２×２）は図１
７（ａ）の左列に示すものとなる。量子化器55は変換係
数ｄ（２×２）を量子化して出力する。例えば、量子化
器55は変換係数出力ｄ（２×２）を１５０で量子化する
ものとする。量子化器55からの量子化出力ｑ（２×２）
は図１７（ａ）の中央列に示すＤＣ，１，１，０とな
る。

【００２６】量子化回路51は逆量子化出力も出力するよ
うになっており、逆量子化器56は量子化出力ｑ（２×
２）を逆量子化して出力する。すなわち、逆量子化器56
は量子化出力ｑ（２×２）を１５０倍した逆量子化出力
ｂ（２×２）（ＤＣ，１５０，１５０，０）（図１７
（ａ）右列）を出力する。この逆量子化出力ｂ（２×
２）は減算器57及び加算器60に与える。

【００２７】次の階層４×４においては、本来、階層２
×２で符号化を行った４個の変換係数を除く１２個の変
換係数について量子化を行えばよい。ところが、そうす
ると、階層４×４のレベルでの復号を行う場合におい
て、低域の４個の変換係数に基づく符号化出力について
は、階層２×２に対する逆量子化出力を用いることにな
り、この階層における量子化誤差が復号出力に現れる。
そこで、階層４×４の低域の４個の変換係数について
は、階層２×２の逆量子化出力を用いて実際の変換係数
を予測するようになっている。つまり、低域の４個の変
換係数については、階層２×２の逆量子化出力を予測値
として用い、実際の変換係数と予測値との差分を量子化
するようになっている。すなわち、逆量子化器56の逆量
子化出力ｂ（２×２）は減算器57に与えて、変換係数出
力ｄ（４×４）から減算する。こうして、量子化器58に
は図１７（ｂ）の左列に示す変換係数が入力される。

【００２８】量子化器58は入力された変換係数を例えば
１０で量子化して図１７（ｂ）の中央列に示す量子化出
力ｑ（４×４）を可変長符号化回路52及び逆量子化器59
に出力する。逆量子化器59は量子化出力に１０を乗算し
て加算器60に出力する。逆量子化器59からの逆量子化出
力の４個の低域成分は、実際の変換係数と階層２×２の
逆量子化出力ｂ（２×２）との差分の量子化出力を逆量
子化したものであるので、元の変換係数に戻すために、
加算器60は逆量子化器59の出力と逆量子化出力ｂ（２×
２）とを加算する。こうして、階層４×４の逆量子化出
力ｂ（４×４）（図１７（ｂ）の右列）が得られる。

【００２９】次の階層８×８においても、量子化誤差に
よる復号誤りを低減するために、減算器61は、逆量子化
出力ｂ（４×４）を予測値とし、階層８×８の変換係数
出力ｄ（８×８）と予測値との差分を求める（図１７
（ｃ）の左列）。量子化器62は加算器61の出力を５で量
子化して、図１７（ｃ）の右列に示す量子化出力ｑ（８
×８）を求めて可変長符号化回路52及び逆量子化器63に
出力する。逆量子化器63は量子化出力ｑ（８×８）に５
を乗算して逆量子化出力を加算器64に与え、加算器64は
この逆量子化出力に逆量子化出力ｂ（４×４）を加算し
て補正し、階層８×８の逆量子化出力ｂ（８×８）を逆
ＤＣＴ回路22に出力する。

【００３０】可変長符号化回路52は、量子化出力を各階
層毎に図１５の番号順、すなわち、水平及び垂直方向の
低域から高域に向かって、ジグザグスキャン順に読出
し、各階層毎に可変長符号化して出力する。例えば、階
層２×２については、可変長符号化回路52は量子化出力
ｂ（２×２）の４個の量子化係数を図１５（ａ）の番号
順で読出して符号化する。同様に、可変長符号化回路52
は階層４×４では、量子化出力ｂ（４×４）の１６個の
出力を図１５（ｂ）の番号で示すジグザグスキャン順に
読出して符号化し、階層８×８では量子化出力ｂ（８×
８）の６４個の出力を図１５（ｃ）の番号順に読出して
符号化する。なお、可変長符号化回路52は例えばハフマ
ン符号化及びランレングス符号化等のエントロピー符号
化によって冗長度を削減する。

【００３１】ランレングス符号化は、ジグザグスキャン
順に読出した係数を同一符号の連続数に変換することに
より冗長度を低減するものである。ハフマン符号化は、
例えば、最も出現頻度が高い係数である０が連続する数
（以下、ゼロランという）と０の次に現れる非零係数と
を組にし、この組みのデータに対してその出現頻度に応
じて符号を割当てるものである。すなわち、ハフマン符
号化では、ゼロラン及び非零係数の組みのデータの出現
頻度に応じたハフマン符号表を用い、出現頻度が高いほ
ど、短い符号量の符号に変換する。従って、ハフマン符
号化ではゼロランが大きいほど、符号語数が少なくなり
高効率の符号化が行われる。

【００３２】符号化制御回路53は可変長符号化回路52か
らの符号化出力の符号量を各階層毎に求める。符号化制
御回路53は、各階層毎に発生符号量を累積し、各階層に
割当てられた設定符号量と発生符号量とを考慮して、各
階層の量子化幅を決定する。こうして、量子化回路51の
各量子化器55，58，62には各階層毎に設定された量子化
係数が与えられて、各階層毎に符号量が制御される。

【００３３】図１８は階層的に符号化された符号化出力
を復号する復号化装置を示すブロック図である。

【００３４】符号バッファメモリ回路32を介して入力さ
れた符号化出力は可変長復号回路70に与える。可変長復
号回路70は各階層毎に符号化出力を可変長復号し、可変
長復号出力は元の行列スキャンの状態で逆量子化回路71
に与える。逆量子化回路71は可変長復号出力を逆量子化
して逆階層化する。図１９は逆量子化回路71の具体的な
構成を示すブロック図である。

【００３５】可変長復号回路70からの各階層毎の可変長
復号出力ｒ（２×２），ｒ（４×４），ｒ（８×８）は
夫々逆量子化回路71の逆量子化器75，76，77に与える。
逆量子化器75は復号出力ｒ（２×２）を逆量子化する。
これにより、符号化側の階層２×２の逆量子化出力ｂ
（２×２）に対応した逆量子化出力ｓ（２×２）が得ら
れる。逆量子化器75からの逆量子化出力ｓ（２×２）は
加算器78に出力する。階層４×４の可変長復号出力ｒ
（４×４）は逆量子化器76によって逆量子化する。逆量
子化器76からの逆量子化出力に階層２×２の逆量子化出
力ｓ（２×２）を加算することにより、符号化側の逆量
子化出力ｂ（４×４）に対応した階層４×４の逆量子化
出力ｓ（４×４）を得る。この逆量子化出力ｓ（４×
４）は加算器79に与える。また、階層８×８の可変長復
号出力ｒ（８×８）は逆量子化器77に与えて逆量子化す
る。逆量子化器77と階層４×４の逆量子化出力ｓ（４×
４）とを加算器79によって加算して、送信側の逆量子化
出力ｂ（８×８）に対応した階層８×８の逆量子化出力
ｓ（８×８）を得る。伝送された階層に応じて、また、
表示しようとする階層に応じて、逆量子化出力ｓ（２×
２），ｓ（４×４），ｓ（８×８）のいずれかを逆ＤＣ
Ｔ回路72に与える。

【００３６】逆ＤＣＴ回路72は入力された逆量子化出力
を逆ＤＣＴ処理して元のデータに戻してスイッチ36の端
子ａに与える。逆ＤＣＴ回路72は、階層２×２又は階層
４×４の逆量子化出力を逆ＤＣＴ処理する場合には、有
効データを有していない高域のＡＣ成分は０として処理
する。なお、逆ＤＣＴ回路72は、入力された符号化出力
を小画面表示に用いる場合には、各階層に対応する画面
の大きさに基づいたＤＣＴ処理を行う。また、この場合
には、予測復号回路73は表示する画面サイズに応じた予
測復号を行う。

【００３７】ところで、上述したように、符号化制御回
路53は、各階層毎に設定された符号量以内に収まるよう
に、各階層毎に量子化幅を決定している。従って、例え
ば、伝送路の制限から最上層である階層２×２の設定レ
ートを他の階層に比べて低く設定することも可能であ
る。一方、階層２×２の符号化においては、ＤＣ成分及
びＡＣ成分の画像情報の外に、付加情報及び動き情報を
伝送しなければ復号することができない。階層２×２の
設定レートを十分大きくとることができない場合には、
これらの付加情報及び動き情報等の符号量が設定レート
に近くなってしまうことがある。例えば、動き情報の符
号量が比較的大きい場合等には、画像情報を伝送する余
裕がなくなり、レート制御が困難となる。この場合、符
号量を設定レート内に抑制するために、量子化幅が大き
くなりＡＣ成分を殆ど伝送することができない。

【００３８】この場合でも、変換係数の低域のＡＣ係数
が大きい値、すなわち、ＡＣ係数のパワーが一般的な画
像のパワーに比べて大きい画像では、量子化幅が大きく
ても量子化出力が０とならずＡＣ成分が伝送される。こ
の場合には、最上層で伝送されるＡＣ係数の量子化出力
は量子化誤差が極めて大きい。このため、最上層以降の
下層では、既に最上層で低域係数を符号化したにも拘ら
ず、低域係数の差分が大きくなり符号化効率が悪化す
る。

【００３９】以下、この問題点を図１７の例で説明す
る。

【００４０】量子化係数は１乃至１５０の値に制限され
ているものとする。いま、最上層である階層２×２の設
定レートが画像情報以外の情報の伝送ビット数に近く、
階層２×２の量子化幅を図１７（ａ）のように最大値の
１５０にするものとする。量子化出力は可変長符号化回
路52に与え、ゼロランと非零係数の組みのデータを可変
長符号化する。つまり、階層２×２で伝送する符号はＤ
Ｃ，１，１の３つである。

【００４１】このように、量子化幅を大きくしても、Ａ
Ｃ低域係数に大きなパワーがあるので、ＡＣ成分が伝送
され、最上層を設定レートにレート制御することが困難
になる。

【００４２】更に、階層２×２の逆量子化出力の量子化
誤差が大きいことから、階層４×４の低域係数として用
いる差分値が比較的大きな値となり、最上層でＡＣ成分
を伝送したにも拘らず、２×２の低域係数は１０で量子
化しても０にはならない（図１７（ｂ）の中央列）。階
層４×４で可変長符号化する符号は、｛０，−７｝，
｛−５｝，｛２｝，｛４｝，｛３｝，｛１｝，｛２｝，
｛２｝，｛１｝，｛１｝，｛１｝である。なお、｛｝は
ハフマン符号化におけるゼロランと非零係数の組みを示
す。つまり、上層で既に伝送した２×２の低域係数につ
いても、再度伝送しなければならず、最上層よりも下層
において符号化効率が悪化する。

【００４３】同様に、階層８×８において量子化係数を
５にした場合の可変長符号化する符号は、｛１｝，
｛１｝，｛（０ｘ２），−１｝，｛０，−１｝，｛−
１｝，｛１｝，｛２｝，｛（０ｘ２），１｝，｛０，
１｝，｛１｝，｛１｝，｛１｝，｛１｝，｛１｝，
｛（０ｘ３），１｝である。なお、（０ｘｎ）は０がｎ
個連続していることを示している。

【００４４】上述したように、ハフマン符号は、ゼロラ
ンと次に現れる非零係数の組みに１つの符号語を割当て
ているので、階層２×２、階層４×４、階層８×８のＡ
Ｃ成分の符号語数は夫々２符号語、１１符号語及び１５
符号語となる。つまり、伝送するＡＣ成分の符号語数
は、階層２×２までで２符号語、階層４×４までで１３
符号語、階層８×８までで２８符号語と多く、符号化効
率が低いことが分かる。画像の性質によって最上層の変
換係数のパワーは大きい。このため、上述したように、
最上層の設定符号量と発生符号量とが近似して符号化効
率は悪化する。また、最上層に基づく符号化出力を再生
する場合には、全域に対応する動きベクトルを伝送する
必要はない。ところが、最上層以外の階層に基づく符号
化出力を再生することを考慮して、最上層においては不
要な動きベクトルの全情報を伝送しており、符号化効率
が低いという問題もある。

【００４５】ところで、逆に、設定によっては、最上層
に十分な符号量が与えられることもある。この場合で
も、最上層の次の階層までの設定レートが十分に大きい
とは限らず、下層の量子化幅を極めて大きくしなければ
ならないことがある。そうすると、上層で符号化されて
いない下層の係数の情報を十分に伝送することができ
ず、下層において十分な画質を得ることができない。こ
れに対し、上層（低域係数）においては、十分な符号量
が与えられて良好な画質を確保しており、上層と下層と
で画質がアンバランスとなってしまう。

【００４６】例えば、最上層である階層２×２の設定レ
ートが十分大きく、ＡＣ成分に使用可能な符号量が極め
て大きい場合には、符号化制御回路53は階層２×２の量
子化幅を十分に小さくし、低域係数は十分な符号量で符
号化して伝送する。この場合には、階層２×２の量子化
誤差は極めて小さく、階層４×４の量子化における２×
２の低域係数の差分値は略０となる。しかし、階層４×
４では最上層によって符号化されていない係数につい
て、階層４×４までの設定レートと階層２×２の設定レ
ートとの差に基づく符号量で符号化しなければならな
い。このレート差に基づく符号量が小さい場合には、最
上層で符号化されていない係数を設定レート以内に抑え
るために、量子化幅を極めて大きくする必要があり、比
較的小さいＡＣ係数は０となって伝送されなくなってし
まう。

【００４７】そうすると、階層４×４の復号出力には高
域（中域）ＡＣ係数が殆ど存在しないことがあり、十分
な画質を得ることができない。また、階層４×４と階層
２×２とでは再生画像の画質がアンバランスとなってし
まう。

【００４８】なお、階層４×４の設定レートが大きく、
階層８×８までの設定レートが階層４×４までの設定レ
ートに対して十分大きくない場合も同様であり、階層８
×８の画質が劣化し、また階層４×４までの再生画像と
階層８×８までの再生画像の画質がアンバランスとなっ
てしまう。

【００４９】以下、この問題点を図２０及び図２１を参
照して説明する。図２１（ａ）乃至（ｃ）は夫々図１７
（ａ）乃至（ｃ）に対応している。

【００５０】いま、図２０に示す変換係数がＤＣＴ回路
13から出力されるものとする。階層化回路50は図２１
（ａ）の左列に示す変換係数ｄ（２×２）を量子化回路
51に与える。量子化幅は１乃至６４の間に制限されてい
る。最上層である階層２×２の設定レートが十分大き
く、階層２×２の量子化係数は最小の１に設定される。
量子化回路51は変換係数を１で量子化して図２１（ａ）
の中央の列に示す量子化出力を出力する。すなわち、こ
の場合には、伝送される符号はＤＣ，｛８｝，｛３｝，
｛１｝，｛０，９｝，｛５｝，｛９｝となる。このよう
に、最上層の設定レートが十分大きい場合には、量子化
幅を小さくして量子化後のＡＣ低域係数のパワーを大き
くすることにより、符号量を設定レートに近づけるよう
に動作する。

【００５１】階層４×４までの設定レートと階層２×２
までの設定レートとの差が比較的小さい場合には、階層
４×４における量子化幅は大きくなる。図２１では最大
値の６４である。この場合に可変長符号化される符号
は、｛（０ｘ３），１｝，｛０，１｝である。

【００５２】次の階層８×８においては、量子化係数は
５である。この場合に可変長符号化される符号は、
｛（０ｘ３），−４｝，｛０，−６｝，｛２｝，
｛６｝，｛５｝，｛４｝，｛２｝，｛２｝，｛３｝，
｛２｝，｛１｝，｛１｝，｛１｝，｛２｝，｛１｝，
｛１｝，｛（０ｘ２），１｝，｛０，１｝，｛１｝であ
る。

【００５３】このように、設定レートに余裕がある階層
２×２においては、量子化幅は小さいので図２１（ａ）
右列に示すように、原信号との量子化誤差が極めて小さ
く、良好な再生画像を得ることができる。これに対し、
階層４×４では量子化幅が大きいので、高域（中域）係
数が大きなパワーを有している場合でもこれらの量子化
係数は十分に伝送されない。従って、図２１（ｂ）の右
列に示すように、高域成分を有しておらず、図２１
（ａ）の右列との比較から明らかなように、再生時にお
いて階層２×２と階層４×４との再生画像の差が小さ
い。つまり、各階層での再生画像の画質が均等化されな
い。

【００５４】なお、最上層以外の階層で設定符号量に十
分余裕がある場合も同様であり、その階層までの設定符
号量とその下の階層までの設定符号量との間の差が小さ
い場合には、下層の量子化幅が大きくなり、各層の画質
が均等化されない。

【００５５】

【発明が解決しようとする課題】このように、上述した
従来の符号化装置においては、各層の設定レートによっ
て、最上層における低レート制御が困難となり、下層に
おいて符号化効率が悪化するという問題点があり、ま
た、不要な動きベクトルを伝送しているという問題点も
あり、更に、各層の再生画像の画質が均等化されないと
いう問題点もあった。

【００５６】本発明は、最上層を低レート化すると共
に、下層における符号化効率を向上させ、また、動きベ
クトルの伝送を制御して符号量を抑制すると共に、各層
の再生画像の画質を均等化させることができる符号化装
置を提供することを目的とする。

【００５７】［発明の構成］

【課題を解決するための手段】本発明に係る符号化装置
は、ディジタル信号を直交変換して周波数成分に変換し
直流成分及び複数の交流成分から成る変換係数を出力す
る直交変換手段と、前記変換係数の周波数に応じて前記
直交変換手段からの変換係数を複数の階層に階層化して
低域成分に対応する第１層から高域成分に対応する階層
に向かって順次出力する階層化手段と、この階層化手段
からの各階層の変換係数をレート制御して伝送する伝送
手段と、前記階層化手段から前記伝送手段に出力される
各階層の変換係数のうち前記第１層の変換係数について
は前記交流成分の変換係数の伝送を禁止して前記伝送手
段による第１層のレート制御を停止させるレート非制御
手段とを具備したものであり、また、ディジタル信号を
直交変換して周波数成分に変換し直流成分及び複数の交
流成分から成る変換係数を出力する直交変換手段と、前
記変換係数の周波数に応じて前記直交変換手段からの変
換係数を複数の階層に階層化して低域成分に対応する第
１層から高域成分に対応する階層に向かって順次出力す
る階層化手段と、前記各階層の変換係数を量子化して量
子化出力を出力する量子化手段と、前記量子化出力を各
階層毎に可変長符号に変換する可変長符号化手段と、こ
の可変長符号化手段の出力符号量を監視して各階層毎に
レート制御するための前記量子化手段の各階層の量子化
幅を設定するレート制御手段と、このレート制御手段が
設定した量子化幅のうち所定の階層の量子化幅がその下
層の量子化幅よりも所定の閾値以上小さい場合には前記
閾値以内となるように前記所定の階層の量子化幅を補正
して大きくする量子化幅補正手段とを具備したものであ
る。

【００５８】また、入力された画像信号から画像の動き
を検出して動きベクトルを出力する動き検出手段と、前
記画像信号を直交変換して直流成分及び複数の交流成分
から成る変換係数を出力する直交変換手段と、前記変換
係数の周波数に応じて前記直交変換手段からの変換係数
を複数の階層に階層化して低域成分に対応する最上層か
ら高域成分に対応する最下層に向かって順次出力する階
層化手段と、前記各階層の変換係数を量子化して量子化
出力を出力する量子化手段と、前記量子化出力を逆量子
化し逆直交変換して参照画像を得る参照画像作成手段
と、前記参照画像を前記動きベクトルを用いて動き補正
して前記画像信号との差分を求め、求めた差分を前記直
交変換手段に与えて予測符号化させる予測手段と、前記
最下層の変換係数の個数と前記各階層の変換係数の個数
との比に基づいて前記各階層毎に前記動きベクトルを縮
小して縮小動きベクトルを求め、求めた縮小動きベクト
ルを符号化して前記各階層の量子化出力と共に出力する
動きベクトル縮小手段とを具備したものである。

【００５９】

【作用】本発明において、レート非制御手段は、階層化
手段からの第１層の変換係数については交流成分を伝送
せず、伝送手段による第１層のレート制御を禁止する。
これにより、伝送手段が伝送する第１層の符号量が減少
し、符号化の誤差が減少して第２層以降の伝送効率が向
上する。また、量子化幅補正手段が所定の階層の量子化
幅を大きくする補正を行うことにより、この所定の階層
の可変長符号化手段の出力符号量が少なくなり、その階
層以降の階層において符号量が大きくなって画質が向上
する。また、動きベクトル縮小手段は、動きベクトルを
各階層の変換係数の個数に応じて縮小して符号化するこ
とにより、最上層の発生符号量を低減する。

【００６０】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る符号化装置の一実施例
を示すブロック図である。図１において図１３と同一の
構成要素には同一符号を付してある。

【００６１】多重処理回路11には輝度信号Ｙ及び色差信
号Ｃｒ，Ｃｂを入力する。多重処理回路11は入力された
信号を例えば８画素×８水平走査線のブロック単位で多
重すると共に、２個の輝度ブロックＹ及び各１個の色差
ブロックＣｒ，Ｃｂから成るマクロブロック単位で多重
して引算器12に出力する。引算器12はスイッチ14を介し
て前フレームのデータが入力されて、フレーム間圧縮処
理時には多重処理回路11の出力から前フレームのデータ
を引き算してＤＣＴ回路13に出力し、フレーム内圧縮処
理時には多重処理回路11の出力をそのままＤＣＴ回路13
に出力するようになっている。

【００６２】ＤＣＴ回路13は引算器12の出力を８×８の
２次元ＤＣＴ処理して階層化回路80に出力する。階層化
回路80はＤＣＴ回路13からの変換係数を階層化する。例
えば、階層化回路80は階層２×２、階層４×４及び階層
８×８の３つの階層に階層化するものとする。本実施例
においては、階層化回路80は階層２×２として、ＡＣ成
分を０にしてＤＣ成分のみの出力ｄ（ＤＣ）を出力する
ようになっている。階層化回路80からの各階層の出力は
量子化回路81に与える。

【００６３】図２は図１中の量子化回路81の具体的な構
成を示すブロック図である。

【００６４】各階層の変換係数ｄ（ＤＣ），ｄ（４×
４），ｄ（８×８）は夫々減算器85，85，89に与える。
変換係数ｄ（ＤＣ）は端子93に階層２×２の量子化出力
ｑ（ＤＣ）として出力すると共に、端子94に逆量子化出
力ｂ（２×２）として出力する。減算器85は階層４×４
の変換係数から予測値としての階層２×２の変換係数を
減算して差分を量子化器86に与える。量子化器86は入力
された４×４個の変換係数を量子化して量子化出力ｑ
（４×４）を端子95及び逆量子化器87に出力する。逆量
子化器87は量子化出力ｑ（４×４）を逆量子化して逆量
子化出力を加算器88に与える。加算器88はこの逆量子化
出力に階層２×２の逆量子化出力ｂ（２×２）を加算す
ることにより補正して、階層４×４の逆量子化出力ｂ
（４×４）を端子96、減算器89及び加算器92に出力す
る。

【００６５】減算器89は変換係数出力ｄ（８×８）から
逆量子化出力ｂ（４×４）を減算して階層８×８の変換
係数を予測し、予測値を量子化器90に出力する。量子化
器90は変換係数を量子化して量子化出力ｑ（８×８）を
端子97及び逆量子化器91に出力する。逆量子化器91は量
子化出力ｑ（８×８）を逆量子化して加算器92に与え、
加算器92はこの逆量子化出力に階層４×４の逆量子化出
力ｂ（４×４）を加算して階層８×８の逆量子化出力ｂ
（８×８）を得て端子98に出力する。

【００６６】量子化回路81からの量子化出力ｑ（Ｄ
Ｃ），ｑ（４×４），ｑ（８×８）は可変長符号化回路
52に与える。可変長符号化回路52は、符号化制御回路82
に制御されて、入力されたデータを各階層毎に可変長符
号に変換してビットレートを更に低減させて出力するよ
うになっている。可変長符号化回路52からの可変長符号
は符号化制御回路82にも与える。符号化制御回路82は可
変長符号化回路50の出力に基づいて、量子化係数を各階
層毎に変化させるための制御信号を量子化回路81の量子
化器86，90に出力するようになっている。また、符号化
制御回路82は可変長符号化回路52の出力ビット数を制限
して、総符号量を制限するようになっている。なお、多
重処理回路11、ＤＣＴ回路13及び量子化回路81等のブロ
ック単位で処理を行う回路にはブロックパルスが供給さ
れている。

【００６７】量子化回路81の逆量子化出力ｂ（８×８）
は逆ＤＣＴ回路22に与える。逆ＤＣＴ回路22は逆量子化
出力を逆ＤＣＴ処理してＤＣＴ処理以前の元のデータに
戻して加算器23に出力する。加算器23の出力は、１フレ
ーム期間遅延させる可変遅延回路24及び動き補正回路25
を介して帰還されており、加算器23は現フレームの差分
データと前フレームのデータとを加算することにより、
引算器12による差分処理以前の元のデータに戻して可変
遅延回路24に出力する。可変遅延回路24の出力は動き検
出回路26にも与える。

【００６８】動き検出回路26は多重処理回路11の出力も
入力されて、例えば全探索型動きベクトル検出によるマ
ッチング計算によって動きベクトルを求めて動き補正回
路25に出力すると共に、マッチング計算による歪値が所
定の閾値を越えたか否かに基づく動き判定信号を論理回
路27に出力するようになっている。動き補正回路25は、
動きベクトルに基づいて、可変遅延回路24の出力を動き
補正し、動き補正した前フレームデータをスイッチ14を
介して引算器12に出力する。動き論理回路27は動き判定
信号及びフレーム内圧縮フレームを示すリフレッシュ周
期信号に基づいて、スイッチ14をオン，オフ制御するよ
うになっている。

【００６９】図５は復号化側を示すブロック図である。
図５において図１８と同一の構成要素には同一符号を付
してある。

【００７０】符号バッファメモリ回路32には符号化側の
可変長符号化回路52の符号化出力を与える。符号バッフ
ァメモリ回路32からの符号化出力は可変長復号回路70に
与える。可変長復号回路70は符号化出力を各階層２×
２，４×４，８×８毎に可変長復号して夫々固定長デー
タｒ（ＤＣ），ｒ（４×４），ｒ（８×８）に変換す
る。可変長復号回路70の出力は逆量子化回路100 、ヘッ
ダ信号検出回路37及び動きベクトル抽出回路40に与え
る。

【００７１】図６は図５中の逆量子化回路100 の具体的
な構成を示すブロック図である。

【００７２】可変長復号回路70の出力ｒ（ＤＣ）は逆量
子化出力ｓ（ＤＣ）としてそのまま出力と共に、加算器
101 に与える。可変長復号回路70の出力ｒ（４×４），
ｒ（８×８）は夫々逆量子化器102 ，104 に与える。逆
量子化器102 は階層４×４の復号出力ｒ（４×４）を逆
量子化して加算器101 に与える。加算器101 は逆量子化
器102 の出力と階層２×２の復号出力ｒ（ＤＣ）とを加
算して、階層４×４の逆量子化出力ｓ（４×４）として
出力すると共に加算器103 に与える。逆量子化器104 は
復号出力ｒ（８×８）を逆量子化して加算器103 に与え
る。加算器103はこの逆量子化出力と階層４×４の逆量
子化出力ｓ（４×４）とを加算して、階層８×８の逆量
子化出力ｓ（８×８）として出力する。

【００７３】逆量子化回路100 の各階層の逆量子化出力
は逆ＤＣＴ回路105 に与える。逆ＤＣＴ回路105 は逆量
子化出力を各階層毎に逆ＤＣＴ処理して元の符号に戻し
てスイッチ36の端子ａ及び加算器38に出力するようにな
っている。ヘッダ信号を抽出するヘッダ信号抽出回路3
7、動きベクトルを抽出する動きベクトル抽出回路40、
出力信号を１フレーム期間遅延させるフレームメモリ4
1、逆ＤＣＴ回路105 の出力と予測復号回路106 の出力
を加算してフレーム間圧縮フレームデータを復号する加
算器38及びフレーム内圧縮データの復号データとフレー
ム間圧縮データの復号データとを切換えて出力するスイ
ッチ36の構成は従来と同様である。予測復号回路106
は、フレームメモリ41の出力を動きベクトル抽出回路40
からの動きベクトルで動き補償して加算器38に与える。

【００７４】次に、このように構成された実施例の動作
について図３及び図４を参照して説明する。図３は各階
層において符号化する係数を示す説明図であり、図４は
実施例の動作を説明すための説明図である。図４（ａ）
乃至（ｃ）は図１７（ａ）乃至（ｃ）に対応しており、
図４（ａ）は階層２×２を示し、図４（ｂ）は階層４×
４を示し、図４（ｃ）は階層８×８を示している。

【００７５】多重処理回路11によって輝度信号Ｙ及び色
差信号Ｃｒ，Ｃｂを８画素×８水平走査線のブロック単
位で多重し、更に、２個の輝度ブロックＹ及び各１個の
色差ブロックＣｒ，Ｃｂの４個のブロックによってマク
ロブロック単位で多重して引算器12に与える。フレーム
内圧縮フレームデータ作成時にはスイッチ14がオフとな
り、多重処理回路11の出力はＤＣＴ回路13においてＤＣ
Ｔ処理して階層化回路80に出力する。

【００７６】階層化回路80は、階層４×４及び階層８×
８については、夫々低域の４×４の変換係数及び全域の
８×８の変換係数を出力する。また、階層化回路80は階
層２×２の変換係数として、ＤＣ成分のみを用い、他の
３個のＡＣ係数は０にして出力する。

【００７７】階層化回路80からの各階層の変換係数ｄ
（ＤＣ），ｄ（４×４），ｄ（８×８）は夫々量子化回
路81に与える。量子化回路81は各階層の変換係数を量子
化すると共に逆量子化する。階層２×２の変換係数出力
としては図３（ａ）の斜線部に示すＤＣ成分のみが入力
されており、量子化回路81は量子化出力ｑ（ＤＣ）とし
てＤＣ，０，０，０を出力する。また、階層２×２の逆
量子化出力ｂ（２×２）もＤＣ，０，０，０である。量
子化回路81は階層４×４においては、図３（ｂ）の斜線
部に示す低域の４×４の変換係数を量子化する。ここ
で、左斜線部のＤＣ係数は、ＤＣＴ回路13からの変換係
数と階層２×２の逆量子化出力（予測値）との差分を用
いる。他の１５個の変換係数は右斜線部に示す階層化回
路80の出力をそのまま用いる。また、量子化回路81は階
層８×８においては、図３（ｃ）の斜線部に示す全域の
８×８の変換係数を用いる。図３（ｃ）の左斜線部は階
層４×４の逆量子化出力を予測値として用いた差分の変
換係数を示し、右斜線部は階層化回路80の出力をそのま
ま用いたことを示している。

【００７８】いま、ＤＣＴ回路13からの変換係数が図１
６に示すものであるものとする。階層化回路80は、図４
（ａ）の左列に示すように、低域の２×２の変換係数ｄ
（ＤＣ）であるＤＣ，０，０，０を量子化回路81に与え
る。量子化回路81はこの変換係数をそのまま量子化出力
ｑ（ＤＣ）及び逆量子化出力ｂ（２×２）として出力す
る。

【００７９】次の階層４×４については、量子化回路81
は、減算器85によって変換係数ｄ（４×４）と逆量子化
出力ｂ（２×２）（予測値）との減算を行って差分を求
め、他の１５個の変換係数は階層化回路80の出力をその
まま用いる。予測値は０であり、階層４×４の１５個の
ＡＣ係数は入力そのものである。量子化器86は、図４
（ｂ）に示すように、量子化係数９で量子化を行う。量
子化器86からの量子化出力ｑ（４×４）は図４（ｂ）の
中央の列に示すものとなる。この量子化出力を逆量子化
器87によって逆量子化した後、加算器88によって逆量子
化出力ｂ（２×２）と加算する。これにより、図４
（ｂ）の右列の逆量子化出力ｂ（４×４）を得る。

【００８０】次の階層８×８については、量子化回路81
は、減算器89によって階層化回路80からの変換係数ｄ
（８×８）から階層４×４の逆量子化出力ｂ（４×４）
を減算して量子化器90に与える（図４（ｃ）左列）。量
子化器90は量子化係数４で量子化を行って、図４（ｃ）
中央列の量子化出力ｑ（８×８）を得る。更に、量子化
出力ｑ（８×８）を逆量子化器91において逆量子化し、
この逆量子化出力と階層４×４の逆量子化出力ｂ（４×
４）とを加算器92において加算して逆量子化出力ｂ（８
×８）（図４（ｃ）右列）を得る。

【００８１】量子化回路81からの量子化出力ｑ（Ｄ
Ｃ），ｑ（４×４），ｑ（８×８）は可変長符号化回路
52に与え、逆量子化出力ｂ（２×２），ｂ（４×４），
ｂ（８×８）はローカルデコード信号の元のデータとな
る。また、逆量子化出力ｂ（８×８）はフレーム間圧縮
時の参照画像を作成するために逆ＤＣＴ回路22に与え
る。

【００８２】可変長符号化回路52は各階層の量子化出力
を夫々可変長符号化する。例えば、可変長符号化回路52
は量子化出力のゼロランと非零係数との組みのデータを
２次元ハフマン符号化して符号化出力として出力する。
符号化制御回路82は可変長符号化回路52の符号化出力が
与えられ、各階層毎に発生符号量をカウントし、発生符
号量が設定符号量以内に収まるように量子化回路81及び
可変長符号化回路52を制御する。設定符号量は、階層２
×２まで、階層４×４まで及び階層８×８までの３段階
に分けて設定している。つまり、符号化制御回路82は、
各階層までの設定符号量と各階層までの発生符号量とを
随時比較して、階層４×４及び階層８×８における量子
化幅を決定して量子化回路81を制御する。これにより、
量子化回路81の量子化器86，90の量子化係数が適宜設定
されて、階層４×４及び階層８×８の符号量制御が行わ
れる。

【００８３】一方、量子化回路81の逆量子化出力は逆Ｄ
ＣＴ回路22、加算器23、可変遅延回路24、動き補正回路
25及びスイッチ14を介して１フレーム期間遅延されて引
算器12に帰還されており、フレーム間圧縮フレームデー
タ作成時には、引算器12は多重処理回路12の出力から前
フレームのデータを引き算して差分をＤＣＴ回路13に出
力する。差分データはＤＣＴ回路13及び量子化回路81に
よってデータレートが低減され、可変長符号化回路52に
よって可変長符号に変換されて出力される。

【００８４】一方、復号化側においては、符号化出力を
符号バッファメモリ回路32を介して可変長復号回路70に
与える。可変長復号回路70は符号化出力の各階層毎に可
変長復号を行い、ジグザグスキャンをもとの行列スキャ
ンに戻して逆量子化回路100に与える。逆量子化回路100
は可変長復号出力を逆量子化して逆階層化する。

【００８５】逆量子化回路100 は、階層２×２の復号出
力ｒ（ＤＣ）については、ＡＣ係数成分を有していない
ことから、逆量子化することなくそのまま逆量子化出力
ｓ（ＤＣ）として出力する。階層４×４及び階層８×８
においては、夫々符号化時に低域係数が階層２×２及び
階層４×４の逆量子化出力を用いて予測されている。こ
のため、階層４×４の復号出力ｒ（４×４）について
は、逆量子化器102 で逆量子化した後、加算器101 にお
いて逆量子化出力ｓ（ＤＣ）と加算することによって逆
量子化出力ｓ（４×４）を得る。また、復号出力ｒ（８
×８）は逆量子化器104 で逆量子化した後、加算器103
によって逆量子化出力ｓ（４×４）と加算して、逆量子
化出力ｓ（８×８）を得る。逆量子化回路100 は、逆量
子化出力ｓ（ＤＣ），ｓ（４×４），ｓ（８×８）のう
ち、受信された階層又は表示しようとする階層等に応じ
た出力を出力する。

【００８６】逆ＤＣＴ回路105 は、階層２×２又は階層
４×４の逆量子化出力を逆ＤＣＴ処理する場合には、有
効データを有していない高域のＡＣ成分は０として処理
する。例えば、階層２×２については、逆ＤＣＴ回路10
0 はＤＣ係数以外の３つのＡＣ係数を０として２×２の
係数として扱い、２×２の２次元逆ＤＣＴ処理を行う。
また、逆ＤＣＴ回路72は、入力された符号化出力を小画
面表示に用いる場合には、各階層に対応する画面の大き
さに基づいたＤＣＴ処理を行う。また、この場合には、
予測復号回路106 は表示する画面サイズに応じた予測復
号を行う。こうして、図１の符号化装置で作成した符号
化出力は復号される。

【００８７】次に、各階層における符号語数について説
明する。

【００８８】上述したように、最上層である階層２×２
においては、ＡＣ成分は符号化せず、ＤＣ成分のみ符号
化する。つまり、最上層の設定符号量が画像情報以外に
必要な情報のビット数に近い値で、低域のＡＣ成分のパ
ワーが大きい場合でも、最上層の最低レート化が可能と
なる。このように、階層２×２までの発生符号量は小さ
く、階層４×４以降の階層で使用可能な符号量は比較的
大きい。従って、階層４×４以降において量子化誤差を
小さくすることができ、階層４×４以降の階層に基づく
再生画像の画質を向上させることができる。

【００８９】本実施例では、符号化制御回路82は、階層
４×４における量子化係数を従来よりも小さい９に設定
している。階層４×４において可変長符号化するＡＣ係
数の符号は、｛０，９｝，｛１２｝，｛２｝，｛４｝，
｛３｝，｛１｝，｛２｝，｛２｝，｛２｝，｛１｝，
｛１｝である。つまり、階層４×４までに伝送されるＡ
Ｃ係数の符号語数は１１である。また、階層８×８にお
いて可変長符号化するＡＣ係数の符号は、｛（０ｘ
２），−１｝，｛１｝，｛１｝，｛（０ｘ４），−
１｝，｛２｝，｛（０ｘ２），１｝，｛０，１｝，
｛１｝，｛１｝，｛１｝，｛１｝，｛１｝，｛１｝，
｛（０ｘ２），｝であり、階層８×８までで伝送する符
号語数は２５である。すなわち、従来に比して符号語数
を３だけ低減することができる。

【００９０】このように、本実施例においては、最上層
においてレート制御を行わず、ＡＣ係数に基づく画像情
報以外の再生に最低限必要な情報のみを伝送するように
しており、最上層における符号量を最低限に抑制して、
最上層以外の下層において伝送する符号語数を低減し、
符号化効率を向上させている。また、最上層以外の下層
において使用可能な符号量が増加するので、これらの階
層において量子化幅を小さく設定することができ、量子
化誤差が低減されて下層に対応した再生画像の画質を向
上させることもできる。

【００９１】図７は本発明の他の実施例を示すブロック
図である。図７において図１と同一の構成要素には同一
符号を付して説明を省略する。本実施例は最上層に比較
的大きな符号量が割当てられ、最上層の次の階層までの
設定符号量が比較的小さい場合に対応させたものであ
る。

【００９２】ＤＣＴ回路13からの変換係数は階層化回路
50に与える。階層化回路50は図１３の階層化回路と同一
構成であり、変換係数を低域の２×２、低域の４×４及
び全域の８×８の３つの階層に分けて出力する。量子化
回路51は、図１４の量子化回路51と同一構成であり、後
述する量子化幅補正回路111 によって、各階層の量子化
器55，58，62（図１４参照）の量子化係数が制御される
ようになっている。量子化回路51は階層２×２、階層４
×４及び階層８×８の量子化出力ｑ（２×２），ｑ（４
×４），ｑ（８×８）及び逆量子化出力ｂ（２×２），
ｂ（４×４），ｂ（８×８）を出力する。可変長符号化
回路52の構成も図１３と同様であり、量子化回路51から
の各階層の量子化出力に対して可変長復号を行って、各
階層の符号化出力を出力する。

【００９３】符号量制御回路18は可変長符号化回路52か
らの符号化出力が与えられ、符号化出力の符号量（発生
符号量）を各階層毎にカウントして、全発生符号量が設
定符号量を超過しないように可変長符号化回路52を制御
する。また、符号量制御回路18は各階層の発生符号量に
応じて各階層毎の量子化幅を決定して量子化幅補正回路
111 に出力する。

【００９４】量子化幅補正回路111 は符号量制御回路18
から与えられる各階層の量子化幅同士を比較する。隣接
する２つの階層のうち上層の量子化幅が、下層の量子化
幅よりも所定の閾値以上に小さかった場合には、量子化
幅補正回路111 は定レート化することなく上層の量子化
幅を大きくして、上層の量子化幅と下層の量子化幅との
差が所定の閾値以内に収まるように補正する。量子化幅
補正回路111 は補正した量子化幅に基づく量子化係数を
量子化回路51の各量子化器55，58，62に与えて量子化を
制御する。

【００９５】次に、このように構成された実施例の動作
について説明する。

【００９６】最上層である階層２×２までの設定符号量
が大きく十分に余裕を有した設定となっており、階層４
×４までの設定符号量と階層２×２までの設定符号量と
の差が比較的小さいものとする。先ず、階層２×２の設
定符号量が大きいので階層２×２の量子化幅は小さく、
量子化器55からの量子化出力ｑ（２×２）の符号量は多
い。これに対し、量子化出力ｑ（４×４）の符号量は小
さい。この場合でも、符号量制御回路18は、階層２×２
における設定符号量が大きいので、階層２×２について
は小さな量子化幅を設定し、階層４×４については大き
な量子化幅を設定する。

【００９７】量子化幅補正回路111 は、階層４×４の量
子化幅が所定の閾値以上に階層２×２の量子化幅よりも
大きいことを検出して、上層である階層２×２をレート
制御することなく、その量子化幅を大きな値に補正す
る。そうすると、量子化器55の量子化係数が大きくなっ
て、階層２×２の量子化出力ｑ（２×２）に基づく符号
化出力の符号量が小さくなる。つまり、階層４×４まで
の発生符号量が低下する。

【００９８】しかし、符号量制御回路18は、符号化出力
の発生符号量を監視して量子化幅を決定しており、量子
化幅を補正したブロック以降のブロックにおいて階層４
×４の発生符号量が全設定符号量よりも少なくならない
ように、階層４×４の量子化幅を小さくする。これによ
り、階層２×２までの発生符号量が少なくなった分だ
け、階層４×４のみで使用する符号量を多くすることが
でき、階層４×４に基づく再生画像の画質を向上させる
ことができる。

【００９９】このように、本実施例においては、各階層
の量子化幅の差を監視して、この差が所定の閾値よりも
大きくならないように量子化幅を補正しており、各階層
の量子化誤差の割合を均等化して、各階層に基づく再生
画像の画質を均等化することができる。

【０１００】なお、階層２×２の量子化幅と階層４×４
の量子化幅との差を閾値以内に収まるように補正するだ
けでなく、階層２×２の量子化幅と階層４×４の量子化
幅とを同じ値になるように補正してもよい。

【０１０１】図８は本発明の他の実施例を示すブロック
図である。図８において図７と同一の構成要素には同一
符号を付して説明を省略する。

【０１０２】図７の実施例は十分に余裕を有した符号量
が設定されている階層について、その階層の量子化幅の
みを補正するものである。これに対し、本実施例は、上
層の量子化幅を補正したことによって生じる下層の符号
量の減少を考慮して、上層と同時に下層の量子化幅も補
正するものである。

【０１０３】階層化回路50からの各階層の変換係数は量
子化回路115 ，118 に与える。量子化回路115 ，118 は
図１４と同一構成であり、各階層毎に変換係数を量子化
して夫々可変長符号化回路116 ，119 に出力する。量子
化回路115 は量子化幅補正回路111 によって各階層の量
子化幅が設定され、量子化回路118 は後述する量子化幅
再検討回路117 によって各階層の量子化幅が設定され
る。量子化回路118 の逆量子化出力は逆ＤＣＴ回路22に
与えるようになっている。

【０１０４】可変長符号化回路116 は量子化回路115 か
らの各階層の量子化出力を可変長符号化して符号化出力
を量子化幅再検討回路117 に出力する。可変長符号化回
路119 は量子化回路118 からの各階層の量子化出力を可
変長符号化して出力する。可変長符号化回路119 の出力
は符号量制御回路18にも与えるようになっている。

【０１０５】量子化幅再検討回路117 は最上層以外の所
定の階層までの符号量が設定符号量よりも減少した場合
には、その階層の量子化幅を小さくして、その階層まで
の発生符号量を設定符号量に近づけるようになってい
る。量子化回路118 は量子化幅再検討回路117 によって
量子化係数が補正されて階層化回路50からの変換係数を
量子化する。なお、量子化回路118 は、量子化幅が補正
された階層よりも上層については、量子化回路115 と同
一の量子化幅で量子化を行うようになっている。

【０１０６】次に、このように構成された実施例の動作
について図９の説明図を参照して説明する。図９（ａ）
乃至（ｃ）は夫々図２１（ａ）乃至（ｃ）に対応してい
る。図９では階層２×２、階層４×４及び階層８×８の
量子化幅は夫々１０、１５、５であるものとする。

【０１０７】最上層である階層２×２までの設定符号量
が大きく十分に余裕を有した設定となっており、階層４
×４までの設定符号量と階層２×２までの設定符号量と
の差が比較的小さいものとする。なお、量子化幅補正回
路111 は上層の量子幅とその下層の量子化幅との差が所
定の閾値以上になると、量子化幅の補正を行うものとす
る。

【０１０８】いま、所定ブロックの次のブロックの変換
係数が図２０に示すものであるものとする。所定ブロッ
クにおいては、図７の実施例と同様に、階層２×２の設
定符号量が大きいので階層２×２の量子化幅は小さく、
量子化出力ｑ（２×２）の符号量は多い。これに対し、
量子化出力ｑ（４×４）の符号量は小さい。これによ
り、符号量制御回路18が設定した量子化幅が階層２×２
と階層４×４とで所定の閾値よりも大きな差となるもの
とする。そうすると、量子化幅補正回路111 は階層２×
２の量子化幅を大きくして次のブロックの変換係数（図
２０）を量子化させる。

【０１０９】例えば、図９（ａ）の左列に示す階層２×
２の変換係数を１０で量子化するものとする。この場合
の量子化出力ｑ（２×２）は図９（ａ）の中央列に示す
ものとなる。つまり、階層２×２までで可変長符号化す
る符号はＤＣ，８，１１，６である。すなわち、従来例
に比して、量子化後のＡＣ係数のパワーが極めて小さく
なり、設定レートよりも著しく少ない符号量となる。量
子化回路115 は以下の階層４×４，８×８についても量
子化を行って、量子化出力を可変長符号化回路116 に出
力する。可変長符号化回路116 は各階層の量子化出力を
可変長符号化して符号化出力を量子化幅再検討回路117
に出力する。

【０１１０】量子化幅再検討回路117 は符号化出力の発
生符号量を監視する。この場合には、レート制御するこ
となく階層２×２の量子化幅を補正によって大きくして
いるので、階層４×４までで発生する符号量が設定符号
量よりも小さい。そこで、量子化幅再検討回路117 は階
層４×４の量子化幅を小さくするように量子化回路118
に指示を与える。例えば、階層４×４の量子化幅として
１５を設定するものとする。量子化回路118 は階層２×
２については量子化係数１０で量子化し、階層４×４に
ついては量子化係数１５で量子化する。

【０１１１】これにより、量子化回路118 は階層４×４
の量子化出力として図９（ｂ）の中央の列に示す係数を
出力する。すなわち、階層４×４において可変長符号化
するＡＣ係数は、｛（０ｘ３），３｝，｛０，２｝，
｛１｝，｛２｝，｛２｝，｛１｝，｛１｝，｛１｝，
｛１｝，｛１｝となる。

【０１１２】また、階層８×８における量子化出力ｑ
（８×８）は図９（ｃ）の中央列に示すものとなり、階
層８×８において可変長符号化するＡＣ符号は、｛０，
１｝，｛（０ｘ４），１｝，｛０，１｝，｛１｝，
｛２｝，｛−１｝，｛０，−１｝，｛１｝，｛１｝，
｛１｝，｛−１｝，｛１｝，｛１｝，｛（０ｘ２），
１｝，｛０，１｝，｛１｝となる。従来例との比較から
明らかなように、符号化するＡＣ係数のパワーが減って
いるので、１符号長を短くすることができる。

【０１１３】このように、本実施例においては、量子化
幅を補正することによって、ＡＣ係数のパワーを減少さ
せて、エントロピーを減少させることができる。そし
て、階層４×４における量子化誤差を従来例よりも著し
く低減することができ、階層４×４に基づく再生画像の
画質を向上させることができる。また、量子化誤差を均
等化して、各階層の画質を均等化することができる。

【０１１４】図２２は本発明の他の実施例を示すブロッ
ク図である。図２２において図１と同一の構成要素には
同一符号を付して説明を省略する。本実施例は最上層で
ある階層２×２に基づく画像を映出させることを考慮し
たものである。

【０１１５】本実施例は動きベクトル縮退回路121 及び
可変長符号化回路122 を有する点が図１の実施例と異な
る。動き検出回路26からの動きベクトルは動き補正回路
25に与えると共に、動きベクトル縮退回路121 にも与え
る。動きベクトル縮退回路121 は階層に応じて動きベク
トルを縮小するようになっている。上述したように、変
換係数の低域のみを用いた符号化出力を復号化すると、
再生画像は縮小画像となる。この再生画像をそのまま用
いて小画面表示する場合において、符号化出力がフレー
ム間圧縮されているときには、動きベクトルを縮小率に
応じて縮小して動き補正を行う必要がある。一方、再生
画像を画面の全域、すなわち、階層８×８に対応する大
きさで表示すると表示画像は低解像度となる。この場合
には、動きベクトルとして詳細な情報は必要ではない。
そこで、本実施例においては、符号化側で動きベクトル
を縮小して伝送することにより、符号化効率を向上させ
ている。上層の符号化出力を用いて小画面表示する場合
には縮小された動きベクトルをそのまま用い、大画面表
示する場合には伝送された動きベクトルを拡大して用い
る。

【０１１６】図２３は図２２中の動きベクトル縮退回路
121 の具体的な構成を示すブロック図である。

【０１１７】動き検出回路26からの元の動きベクトルは
メモリ131 に与える。メモリ131 は最上層が符号化され
るタイミングで入力された動きベクトルを次の層の符号
化が行われるまで保存して割算器132 に出力する。割算
器132 には階層の種類も入力される。割算器132 は動き
ベクトルを階層の種類に応じた値、すなわち、最下層の
水平及び垂直方向の変換係数の数（以下、フルＤＣＴサ
イズという）と各階層の水平及び垂直方向の変換係数の
数（以下、ＤＣＴサイズという）との比に応じた値で割
り算してスイッチ133 及びメモリ136 に出力する。例え
ば、符号化の階層が階層２×２、階層４×４及び階層８
×８であるものとすると、割算器132 は、階層２×２で
は（フルＤＣＴサイズ／ＤＣＴサイズ＝）８／２＝４で
除算し、階層４×４では８／４＝２で除算し、階層８×
８では８／８＝１であり除算は行わない。

【０１１８】本実施例においては、下層の符号化出力に
基づく再生画像の画質を考慮して、各層毎に動きベクト
ルを伝送するようになっている。この場合には、符号量
を削減するために、最上層以外の階層では動きベクトル
を差分予測して出力するようになっている。すなわち、
スイッチ133 は最上層では割算器132 の出力を出力端子
134 に与え、最上層以外では割算器132 の出力を減算器
135 に与える。メモリ136 は割算器132 の出力を次の階
層の符号化時に乗算器137 に出力する。乗算器137 には
階層の種類も与えられており、乗算器137 は（現在の層
のＤＣＴサイズ／前の層（上層）のＤＣＴサイズ）をメ
モリ136 の出力に乗算して予測値を求めて減算器135 に
出力する。減算器135 は割算器132 からの縮小された動
きベクトルから予測値を減算して差分を出力端子134 に
出力する。

【０１１９】縮小された動きベクトルは出力端子134 を
介して可変長符号化回路122 に与える。可変長符号化回
路122 は縮小された動きベクトルを可変長符号化して出
力するようになっている。

【０１２０】図２４は復号化側の動きベクトル抽出回路
（図５参照）に採用される動きベクトル再生回路を示す
ブロック図である。なお、図２４は小画面表示を行う場
合の回路を示している。

【０１２１】階層２×２の動きベクトルはそのまま用い
る。階層２×２、階層４×４及び階層８×８の動きベク
トルの符号化出力は夫々乗算器151 及び加算器152 ，15
4 に与える。乗算器141 は（ＤＣＴサイズ／上層のＤＣ
Ｔサイズ＝）４／２＝２も与えられており、階層２×２
の動きベクトルに２を乗算して予測値を求めて加算器15
2 に出力する。加算器152 は伝送された階層４×４の動
きベクトルの符号化出力（差分値）と予測値とを加算し
て階層４×４の動きベクトルを再生して出力する。

【０１２２】加算器152 の出力は乗算器153 にも与え
る。乗算器153 は（ＤＣＴサイズ／上層のＤＣＴサイズ
＝）８／４＝２も与えられており、階層４×４の動きベ
クトルに２を乗算して予測値を求めて加算器154 に出力
する。加算器154 は伝送された階層８×８の動きベクト
ルの符号化出力（差分値）と予測値とを加算して階層８
×８の本来の動きベクトルを再生して出力するようにな
っている。

【０１２３】次に、このように構成された実施例の動作
について説明する。

【０１２４】動き検出回路26からの動きベクトルは動き
ベクトル縮退回路121 に与えられて、層に応じた縮小率
で縮小される。いま、動き検出回路26からの動きベクト
ルの大きさが１０であるものとする。メモリ131 は最上
層である階層２×２の符号化時に入力された動きベクト
ルを次の層の階層４×４の符号化時まで保存して割算器
132 に与える。

【０１２５】階層２×２においては、割算器132 は動き
ベクトルを（フルＤＣＴサイズ／ＤＣＴサイズ＝）８／
２＝４で割り算して出力する。なお、説明の都合上、割
算器132 の除算結果を四捨五入して示す。つまり、割算
器132 からは１０／４→３（→は商を小数点以下で四捨
五入した値を示す）が出力される。スイッチ133 は最上
層の符号化時には割算器132 の出力をそのまま出力端子
134 に出力する。この動きベクトルは例えば隣接ブロッ
クとの差分ＰＣＭ処理されて可変長符号化回路122 に与
えられる。また、割算器132 からの階層２×２の動きベ
クトル（“３”）はメモリ136 にも与えて記憶させる。

【０１２６】階層４×４においては、メモリ131 からの
動きベクトル（“１０”）は、割算器132 において（フ
ルＤＣＴサイズ／ＤＣＴサイズ＝）８／４＝２で割り算
する。割算器132 は１０／２→５をスイッチ133 に出力
する。最上層以外の層では、スイッチ133 は割算器132
の出力を減算器135 に与える。一方、乗算器137 は、メ
モリ136 から上層である階層２×２の動きベクトル
（“３”）を読出して（ＤＣＴサイズ／上層（階層２×
２）のＤＣＴサイズ＝）４／２＝２を乗算して予測値を
もとめる。乗算器137 は求めた予測値（３×２＝６）を
減算器135 に与える。減算器135 は割算器132 からの階
層４×４の動きベクトルから予測値を減算し差分を出力
する。減算器135 からは−１（＝５−６）が出力され
る。

【０１２７】階層８×８においては、動きベクトル
（“１０”）は割算器132 及びスイッチ133 を介してそ
のまま減算器135 に与えられる。乗算器137 はメモリ13
6 から読出した階層４×４の割算器132 の出力（縮小ベ
クトル値“５”）に（ＤＣＴサイズ／上層（階層４×
４）のＤＣＴサイズ）＝８／４＝２を乗算して予測値を
求める。減算器135 は動きベクトル（“１０”）から予
測値（５×２＝１０）を減算して出力する。すなわち、
減算器135 は差分０（＝１０−１０）を出力する。

【０１２８】このように、従来、階層２×２において動
きベクトル（“１０”）を伝送していたのに対し、本実
施例では階層２×２まででは縮小した動きベクトル
（“３”）を伝送すればよく、符号量を低減することが
できる。また、階層４×４及び階層８×８については差
分値のみを伝送している。階層２×２、階層４×４及び
階層８×８で階層化していることから、階層４×４及び
階層８×８についての差分値は０，１，−１のいずれか
であり、符号量の増加を低減することができる。

【０１２９】動きベクトル縮退回路121 の出力は可変長
符号化回路122 に与える。階層４×４及び階層８×８の
差分値は０，１，−１の３種のいずれかであるので、可
変長符号化回路122 が例えば下記表２に示す可変長符号
を割当てることにより、高効率の符号化が可能である。

【０１３０】

【表２】次に、復号側の動作について説明する。

【０１３１】階層２×２の符号化出力を用いた小画面表
示するものとする。この場合には、符号化側において動
きベクトルをＤＣＴサイズに応じて縮小しているので、
伝送された縮小動きベクトル（“３”）をそのまま用い
ればよい。

【０１３２】階層４×４の符号化出力を用いた小画面表
示を行うものとする。階層２×２の縮小動きベクトルは
乗算器151 に与え、（ＤＣＴサイズ／上層（階層２×
２）のＤＣＴサイズ）＝４／２＝２と乗算して予測値
（３×２＝６）を復元する。加算器152 は伝送された階
層４×４の差分値と予測値とを加算して、階層４×４の
縮小動きベクトル（６＋（−１）＝５）を求める。

【０１３３】階層８×８の符号化出力を用いて画面の全
域に表示を行う場合には、加算器154 の出力を用いる。
乗算器153 は階層４×４の縮小動きベクトル（“５”）
に（ＤＣＴサイズ／上層（階層４×４）のＤＣＴサイズ
＝）８／４＝２を乗算して予測値（５×２＝１０）を復
元して加算器154 に与える。加算器154 は伝送された階
層８×８の差分値（“０”）と予測値（“１０”）とを
加算して動きベクトル（“１０”）を再生して出力す
る。

【０１３４】図２５は大画面表示を行う場合の動きベク
トル再生回路を示すブロック図である。

【０１３５】階層２×２、階層４×４及び階層８×８の
縮小動きベクトル及び差分値は夫々乗算器141 及び加算
器143 ，146 に与える。乗算器141 は（フルＤＣＴサイ
ズ／ＤＣＴサイズ＝）８／２＝４も与えられており、伝
送された階層２×２の縮小動きベクトルに４を乗算して
元の動きベクトルを再生する。階層２×２の縮小動きベ
クトルは乗算器142 にも与える。乗算器142 は（ＤＣＴ
サイズ／上層のＤＣＴサイズ＝）４／２＝２も与えられ
ており、階層２×２の縮小動きベクトルに２を乗算して
予測値を復元し加算器143 に与える。加算器143 は伝送
された階層４×４の差分値に予測値を加算して階層４×
４の縮小動きベクトルを求めて乗算器144 ，145 に出力
する。乗算器144 は（フルＤＣＴサイズ／ＤＣＴサイズ
＝）８／４＝２も与えられており、階層４×４の縮小動
きベクトルに２を掛けて元の動きベクトルを再生する。

【０１３６】乗算器145 は（ＤＣＴサイズ／上層のＤＣ
Ｔサイズ＝）８／４＝２も与えられており、階層４×４
の縮小動きベクトルに２を乗算して予測値を求めて加算
器146 に出力する。加算器146 は伝送された階層８×８
の差分値と予測値とを加算して元の動きベクトルを再生
するようになっている。

【０１３７】次に、大画面表示を行う場合の動きベクト
ルの再生動作について説明する。

【０１３８】階層２×２の符号化出力を用いて全域に大
画面表示を行うものとする。この場合には、乗算器141
は伝送された縮小動きベクトル（“３”）に（フルＤＣ
Ｔサイズ／ＤＣＴサイズ＝）８／２＝４を乗算し、乗算
結果（３×４＝１２）を動きベクトルの再生出力として
出力する。

【０１３９】階層２×２の縮小動きベクトルは乗算器14
2 にも与えており、乗算器142 は階層２×２の動きベク
トル（“３”）に（ＤＣＴサイズ／上層（階層２×２）
のＤＣＴサイズ＝）４／２＝２を乗算して予測値（３×
２＝６）を再生する。加算器143 は伝送された階層４×
４の差分値（−１）と予測値（６）とを加算して階層４
×４の縮小動きベクトル（６＋（−１）＝５）を再生す
る。更に、乗算器144は縮小動きベクトル（“５”）に
（フルＤＣＴサイズ／ＤＣＴサイズ＝）８／４＝２を乗
算して元の動きベクトルを再生する。こうして、階層４
×４の符号化出力を用いて大画面表示する場合には、乗
算器144 の出力（“１０”）を動きベクトルとして用い
る。

【０１４０】階層８×８の符号化出力を用いて大画面表
示する場合には、加算器146 の出力を動きベクトルとし
て用いる。乗算器145 は再生した階層４×４の縮小動き
ベクトルに（ＤＣＴサイズ／上層（階層４×４）のＤＣ
Ｔサイズ＝）８／４＝２を乗算して予測値（５×２＝１
０）を求めて加算器146 に与える。加算器146 は伝送さ
れた階層８×８の差分値（“０”）に予測値（“１
０”）を加算して、加算結果（１０＋０＝１０）を動き
ベクトルとして出力する。

【０１４１】インターフレームについては、図２４又は
図２５の回路によって再生された動きベクトルを用いて
動き補正を行う。

【０１４２】このように、本実施例においては、各階層
のＤＣＴサイズに応じて動きベクトルを縮小して伝送し
ており、最上層の符号量を低減することができる。

【０１４３】

【発明の効果】以上説明したように本発明によれば、最
上層を低レート化すると共に、下層における符号化効率
を向上させ、各層の再生画像の画質を均等化させること
ができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る符号化装置の一実施例を示すブロ
ック図。

【図２】図１中の量子化回路の具体的な構成を示すブロ
ック図。

【図３】実施例における各階層の量子化入力を説明する
ための説明図。

【図４】実施例の動作を説明するための説明図。

【図５】復号化装置を示すブロック図。

【図６】図５中の逆量子化回路の具体的な構成を示すブ
ロック図。

【図７】本発明の他の実施例を示すブロック図

【図８】本発明の他の実施例を示すブロック図

【図９】図８の実施例の動作を説明するための説明図

【図１０】従来の符号化装置を示すブロック図。

【図１１】図１０の復号化装置を示すブロック図。

【図１２】階層化を説明するための説明図。

【図１３】従来の符号化装置を示すブロック図。

【図１４】図１３中の量子化回路の具体的な構成を示す
ブロック図。

【図１５】ジグザグスキャンを説明するための説明図。

【図１６】変換係数の一例を示す説明図。

【図１７】従来例の動作を説明するための説明図。

【図１８】図１３の復号化装置を示すブロック図。

【図１９】図１８中の逆量子化回路の具体的な構成を示
すブロック図。

【図２０】変換係数の一例を示す説明図。

【図２１】従来例の動作を説明するための説明図。

【図２２】本発明の他の実施例を示すブロック図。

【図２３】図２２中の動きベクトル縮退回路の具体的な
構成を示すブロック図。

【図２４】復号側の動きベクトル再生回路を示すブロッ
ク図。

【図２５】復号側の動きベクトル再生回路を示すブロッ
ク図。

【符号の説明】

52…可変長符号化回路、80…階層化回路、81…量子化回
路、82…符号化制御回路

Claims

【特許請求の範囲】

【請求項１】ディジタル信号を直交変換して直流成分
及び複数の交流成分から成る変換係数を出力する直交変
換手段と、前記変換係数の周波数に応じて前記直交変換手段からの
変換係数を複数の階層に階層化して低域成分に対応する
第１層から高域成分に対応する階層に向かって順次出力
する階層化手段と、この階層化手段からの各階層の変換係数をレート制御し
て伝送する伝送手段と、前記階層化手段から前記伝送手段に出力される各階層の
変換係数のうち前記第１層の変換係数については前記交
流成分の変換係数の伝送を禁止して前記伝送手段による
第１層のレート制御を停止させるレート非制御手段とを
具備したことを特徴とする符号化装置。
【請求項２】ディジタル信号を直交変換して直流成分
及び複数の交流成分から成る変換係数を出力する直交変
換手段と、前記変換係数の周波数に応じて前記直交変換手段からの
変換係数を複数の階層に階層化して低域成分に対応する
第１層から高域成分に対応する階層に向かって順次出力
する階層化手段と、前記各階層の変換係数を量子化して量子化出力を出力す
る量子化手段と、前記量子化出力を各階層毎に可変長符号に変換する可変
長符号化手段と、この可変長符号化手段の出力符号量を監視して前記量子
化手段の量子化係数を各階層毎に制御して各階層毎にレ
ート制御を行うレート制御手段と、前記階層化手段から前記量子化手段に出力される各階層
の変換係数のうち前記第１層の変換係数については前記
交流成分の変換係数の伝送を禁止するレート非制御手段
とを具備したことを特徴とする符号化装置。
【請求項３】ディジタル信号を直交変換して直流成分
及び複数の交流成分から成る変換係数を出力する直交変
換手段と、前記変換係数の周波数に応じて前記直交変換手段からの
変換係数を複数の階層に階層化して低域成分に対応する
第１層から高域成分に対応する階層に向かって順次出力
する階層化手段と、前記各階層の変換係数を量子化して量子化出力を出力す
る量子化手段と、前記量子化出力を各階層毎に可変長符号に変換する可変
長符号化手段と、この可変長符号化手段の出力符号量を監視して各階層毎
にレート制御するための前記量子化手段の各階層の量子
化幅を設定するレート制御手段と、このレート制御手段が設定した量子化幅のうち所定の階
層の量子化幅がその下層の量子化幅よりも所定の閾値以
上小さい場合には前記閾値以内となるように前記所定の
階層の量子化幅を補正して大きくする量子化幅補正手段
とを具備したことを特徴とする符号化装置。
【請求項４】請求項３において、前記量子化幅補正手
段によって補正された量子化幅を用いた場合の前記可変
長符号化手段の出力を監視し監視結果に基づいて前記量
子化幅を補正した所定の階層の下の階層の量子化幅を大
きくするように補正して再度量子化させる量子化幅再検
討手段を具備したことを特徴とする符号化装置。
【請求項５】入力された画像信号から画像の動きを検
出して動きベクトルを出力する動き検出手段と、前記画像信号を直交変換して直流成分及び複数の交流成
分から成る変換係数を出力する直交変換手段と、前記変換係数の周波数に応じて前記直交変換手段からの
変換係数を複数の階層に階層化して低域成分に対応する
最上層から高域成分に対応する最下層に向かって順次出
力する階層化手段と、前記各階層の変換係数を量子化して量子化出力を出力す
る量子化手段と、前記量子化出力を逆量子化し逆直交変換して参照画像を
得る参照画像作成手段と、前記参照画像を前記動きベクトルを用いて動き補正して
前記画像信号との差分を求め、求めた差分を前記直交変
換手段に与えて予測符号化させる予測手段と、前記最下層の変換係数の個数と前記各階層の変換係数の
個数との比に基づいて前記各階層毎に前記動きベクトル
を縮小して縮小動きベクトルを求め、求めた縮小動きベ
クトルを符号化して前記各階層の量子化出力と共に出力
する動きベクトル縮小手段とを具備したことを特徴とす
る符号化装置。
【請求項６】前記動きベクトル縮小手段は、最上層以
降の各層の縮小動きベクトルを差分符号化することを特
徴とする請求項５に記載の符号化装置。