JPH0329178B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はLSIやICの製造に用いるホトマスク
や、この原版となるレチクル上の回路パターン
を、これらを形成する際に用いた設計データと比
較しながら欠陥の有無を自動検査する装置に関す
るものである。

〔発明の背景〕

従来例を第７図に従つて説明する。被検査マス
ク（又はレチクル）１に形成された回路パターン
を照明光２で透過照明し、検出器３で得たパター
ン・データをメモリ４に２次元データとして格納
する。これと同時に、外部メモリ９に格納された
設計データに基づき設計パターン発生器１０で発
生させた基準データをメモリ５に格納し、位置ず
れ検出器７で両者の「ずれ量」を検出する。

そして、このデータに基づいてメモリ６に、位
置ずれを補正しながら検出パターンデータを並べ
直し、この結果とメモリ５の基準パターンデータ
とを欠陥判定器８で比較し不一致の部分を欠陥と
して判定する方式が用いられて来た。しかし、一
般的には、第８図のパターン検査上の問題点の説
明図に示すように、設計データに基づいて発生さ
せたパターンのイに対して、検出パターンはロの
ように角部に丸みR₁，R₂を持つ。これは、パタ
ーン形成時の光学的特性やその他製造上の問題に
よるものである。この結果、イ，ロの不一致点を
判定したハでは、ロのT₁に示す部分を真の欠陥t₁
として検出する反面、実用上支障の生じない角部
の丸みも擬似欠陥r¹，r²として判定してしまう。

また、設計パターンが矩形等の単位図形の組み
合せで記述されている場合には、量子化誤差等に
よるパターン発生上の理由から、ニに示すような
微小なすき間D₁がパターン上に生じる場合があ
る。一方、ホトマスク（又はレチクル）上には、
前述と同じ理由により、このすき間に相当するパ
ターンは形成されずホに示すパターンとなり、実
用上支障ないものである。しかし、ニとホとの不
一致点を判定したハでは、ニのD₁に示す部分を
擬似欠陥d₁と判定してしまう。

以上のような問題が、真の欠陥を検出する上で
のあい路となつていた。

この解決方法として、特開昭58−147114号で提
案されたような２値で表わされた設計パターンに
順次所定の大きさのウインドウを合てはめ、第９
図イに示すようにウインドウ中心画素の論理値
を、ウインドウ内全ての画素の論理値の多数決で
決定し、角部を欠落させる変更を行なつたものロ
を、比較基準とする方法があつた。この方法は、
論理演算が簡単であるという特徴を有する反面、
ハに示すような設計パターン上の微小なすき間に
対しては、ニに示されるような形状に変更され、
現実のパターンと相異するという事が起きる。

また、欠落画素数を大きくさせる為には、ウイ
ンドウの大きさを大きくする必要がある。この場
合、この論理演算を本特許で示されたようなＰ−
ROMで構成した場合でも、例えば５×５画素の
時、容量2^5×5≒33.5MビツトのＰ−Ｒ、OMを要
する事となり、ハードウエアの大規模化が避けら
れなかつた。

〔発明の目的〕

本発明の目的は、被検査回路パターンであるホ
トマスクやレチクル上の回路パターンの角部に生
ずる丸みを許容する一方、設計パターン上に生ず
る、実用上支障のないすき間を無視しながら被検
査回路パターンについて擬似欠陥の発生を防止し
て真の欠陥のみを検出・判定可能にして高精度の
欠陥検査を実現できるようにしたパターン検査装
置を提供するにある。

〔発明の概要〕

本発明は、上記目的を達成するために、被検査
回路パターンを撮像して画像信号に変換する撮像
装置と、該撮像装置で撮像して得られた被検査２
次元画像信号を記憶する第１のメモリと、設計デ
ータを格納する外部メモリと、該外部メモリに格
納された設計データに基いて、基準となる２次元
２値化画像信号を発生させる設計パターｂ発生手
段と、該設計パターン発生手段で発生された２次
元２値化画像信号を順次Ｎ×Ｎの画素に切り出す
切出回路を有し、該切出回路によつて順次切り出
されたＮ×Ｎの画素において、縦・横・斜めの各
方向の直線状の画素について調べ、このいずれか
の方方向の直線状の画素について、中心部におい
て同じ２値化信号を持つ画素が１つ又は所定数連
続し、且つその両側において上記同じ２値化信号
と反対の２値化信号が所定数連続して検出、又は
その両側の一方の所定位置に上記同じ２値化信号
と反対の２値化信号が検出されたとき、中心の画
素として上記両側の２値化信号に一致させるよう
に反転させた２値化信号を付与して基準２値化画
像の角に丸みを付けると共に回路パターン間のす
き間を埋める処理を施して基準２次元画像信号を
得る前処理手段と、該前処理手段で得られた基準
２次元画像信号を記憶する第２のメモリと、上記
第１のメモリに記憶された被検査２次元画像信号
と上記第２のメモリに記憶された基準２次元画像
信号との位置ずれを補正して両者を比較して欠陥
判定する位置ずれ補正・欠陥判定手段とを備え付
けたことを特徴とするパターン検査装置である。
即ち本発明は、比較基準として発生させた設計パ
ターンに対して、角部に所定量丸みを与える一
方、微小なすき間に対して、これを埋めて消去す
る前処理を行なう。これによりホトマスク（又は
レチクル）上の検出パターンと重ね合せ比較を行
ない、不一致個所を欠陥と判定する際に、設計パ
ターンと相異するが、実用上支障の無い部分を、
不一致個所と判定させないようにして許容するよ
うにした。

設計パターンの前処理方法は、「１」又は「０」
で構成された２値の設計パターンの全面に対し
て、縦・横又は±45度の各方向に一列状に調べ、
「１」又は「０」が所定の画素数（小数個）以下
で連続してあつた場合に、その両側に反対論理値
のパターンが、各一定画素数以上連続していた
時、これら内側のパターン・データを反転し、両
側の論理値と一致させるようにしたもので、これ
を設計パターンの全面に対して行なうようにして
いる。

〔発明の実施例〕

以下本発明の実施例を図に基づいて具体的に説
明する。

第１図は、本発明に係るパターン検査装置の一
実施例の構成図で、第７図の従来例に対して設計
パターン前処理回路１１を設けたことを特徴とし
ている。

設計パターン前処理回路１１の具体的な構成例
を第２図に基づいて説明する。本図は、縦・横又
は±45゜の方向に一列状に調べ、「１」又は「０」
の同一論理値の連続画素数が３画素以下であつた
場合に、その両側画素の論理値に基づいてこれら
の論理値を反転させる例を示すものである。

設計パターン発生器１０から出力される１画素
毎の２値のパターン・データを検出器３の視野の
横幅に相当する長さのシフト・レジスタSR₁〜
SR₈によつて遅延させながら、画面切り出し回路
１３により、２次元画像データとして出力する。
論理演算部１４では画面切り出し回路１３上で
縦・横・及び±45゜の各方向に設けたa₁〜a₈、b₁
〜b₈、c₁〜c₈、d₁〜d₈、Ｗの論理値に基づき、画
面切り出し回路１３の中心画素論理値Ｘを決定す
る。

この論理演算部アルゴリズムを次のように示
す。

Ia＝Ｗ・₁・₂・₇・₈・（₃
・a₄・a₅・₆＋₄＋₅） ＋・a₁・a₂・a₇・a₈・（a₃・
₄・₅・a₆＋a₄＋a₅） Ib＝Ｗ・₁・₂・₇・₈・（₃
・b₄・b₅・₆＋₄＋₅） ＋・b₁・b₂・b₇・b₈・（b₃・
₄・₅・b₆＋b₄＋b₅） Ic＝Ｗ・₁・₂・₇・₈・（₃
・c₄・c₅・₆＋₄＋₅） ＋・c₁・c₂・c₇・c₈・（c₃・
₄・₅・c₆＋c₄＋c₅） Id＝Ｗ・₁・₂・₇・₈・（₃
・d₄・d₅・₆＋₄＋₅） ＋・d₁・d₂・d₇・d₈・（d₃・
₄・₅・d₆＋d₄＋d₅） なお、−は反転した２値化信号を示す。

Ｉ＝Ia＋Ib＋Ic＋Idとした時、ウインドウの中
心画素Ｗの論理値Ｘを Ｉ＝１の時 Ｘ＝ Ｉ＝０の時 Ｘ＝Ｗと決定する。

但し、・はANDを、＋はORを示す。

まずa₁〜a₈、Ｗの例に作動するIaについて具体
的に説明する。

切り出し回路１３の中心画素Ｗに対して、a₄，
a₅が同一論理を示し、更にこの両側に位置する画
素、a₁，a₂，a₃，a₆，a₇，a₈が反対論理値である
時、Ia＝１となり、中心画素の論理値ＸをＸ＝
とする。この動作は第３図イで示す場合に該当し
この結果、設計パターンは第３図ロに示すものに
変更される。

又、Ｗに対してa₁，a₂，a₄，a₇，a₈が全て反対
論理値である時、Ia＝１となりＸ＝とする。こ
の動作は第３図ハで示す場合に該当し、この結
果、設計パターンはニで示すものに変更される。
更にＷに対してa₁，a₂，a₅，a₇，a₈が全て反対論
理値である時、Ia＝１が成立するので、Ｘ＝と
する。これは第３図ホで示す場合に該当し、この
結果、設計パターンはヘに変更される。実際は、
以上の動作が並列に実行される為、角部の設計パ
ターンはロ，ニ，ヘが合成されたトの形状に変更
されることとなる。

b₁〜b₈、c₁〜c₈、d₁〜d₈についても同様な演算
を行なうことにより各角度のパターンについてパ
ターン変更を可能としている。

第４図は、設計パターンのすき間に対する処理
の例を示すもので、d₁〜d₈、Ｗの例の論理処理Id
により、すき間は全て埋められロに示す設計パタ
ーンに変更される。一方、斜方向（例えばa₁〜a₈
の列）の論理Iaは成立せず、不都合なパターン変
更が行なわれる事はない。

以上の論理動作を行なう第２図の設計パターン
前処理回路に対して、順次設計パターンデータが
順次与えられる事により、設計パターン全面に対
するパターン変更を可能としている。

更に第１図の全体構成と動作について説明す
る。

被検査マスク（又はレチクル）１に形成された
回路パターンを照明光２で透過照明し、検出器３
で矢印のように検出走査しながら、得たパター
ン・データをメモリ４に２次元データとして格納
する。これと同時に、外部メモリ９に格納された
設計データに基づき、設計パターン発生器１０で
発生させた基準データを、本発明による設計パタ
ーン前処理回路１１で補正して、メモリ５に格納
する。そして、位置ずれ検出器７でメモリ４とメ
モリ５の格納データを比較して、「ずれ量」を検
出し、この結果に基づきメモリ６に位置ずれを補
正しながら検出パターン・データを並べ直し、こ
れとメモリ５の基準パターン・データとを欠陥判
定器８で比較し、不一致となる部分を欠陥として
判定する。

ここで、設計パターン発生器１０は、第５図ａ
に示すように、各矩形パターンの頂点座標データ
Xs，Xeを外部メモリ９から順次読み出しなが
ら、第５図ｂに示すような検出器７からの検出パ
ターンに対応して、ｉ＝０：ｊ＝０，１，２…
ｎ，ｉ＝１；ｊ＝０，１，２，…ｎの順序で順次
２値化データを出力する。この変換方式は先ず、
各矩形の頂点座標データから演算により各走査ラ
イン毎に、パターンの存在座標ｊの始点、終点ア
ドレスXs₁・Xe₁，Xs₂・Xe₂，…Xsm・Xemを
演算する。（図示せず） 次に、第６図に示すように、Xs・Xeのラツチ
回路１７，１８及びこのラツチデータと走査アド
レスカウンタ２４との大小判定を行なうコンパレ
ータ回路１９，２０を有するパターン発生回路２
３₁〜２３ｎを、Xs₁・Xe₁，Xs₂・Xe₂，…
Xsm・Xemの存在し得る個数だけ用いれば走査
クロツクと同期して２値のピツトパターンを実時
間で発生し得る。２１はANDゲート、２２はOR
ゲートである。

第１図に示す位置ずれ検出器７には、特開昭57
−208441号に示されるよに、設計パターン及び検
出パターンについて、２値データをＸ軸、Ｙ軸方
向に積算射影して一次元データとし、この２つの
一次元データを各比較する方法を用いれば、位置
ずれを検出する事が出来る。

また第１図の欠陥判定器には、特開昭50−
131469号で示されるような設計パターン、検出パ
ターンの各データについて、境界部の特徴を抽出
するような論理演算を行ない、両者に対応する特
徴が存在しない時欠陥と判定する方法を用いれば
よい。

〔発明の効果〕

以上説明したように本発明によれば、ホトマス
クやレチクル上の回路パターン上に存在する実用
上支障の生じない変形を許容しながら、真の欠陥
のみを検出できる効果を奏する。

【図面の簡単な説明】

第１図は本発明のパターン検査装置の一実施例
を示す全体構成例を示す図、第２図は本発明の設
計パターン前処理回路の具体的な構成例を示す
図、第３図及び第４図は本発明の設計パターン前
処理回路の動作を説明するための図、第５図はパ
ターン発生装置から発生する設計パターンデータ
を説明するための図、第６図はパターン発生装置
を具体的に示した図、第７図は従来のパターン検
査装置を示す図、第８図及び第９図は従来のパタ
ーン検査装置の問題点を説明するための図であ
る。 １２……シフトレジスタ群、１３……画面切り
出し回路、１４……論理演算部。

Claims (1)

【特許請求の範囲】
1. １ 被検査回路パターンを撮像して画像信号に変
   換する撮像装置と、該撮像装置で撮像して得られ
   た被検査２次元画像信号を記憶する第１のメモリ
   と、設計データを格納する外部メモリと、該外部
   メモリに格納された設計データに基いて、基準と
   なる２次元２値化画像信号を発生させる設計パタ
   ーン発生手段と、該設計パターン発生手段で発生
   された２次元２値化画像信号を順次Ｎ×Ｎの画素
   に切り出す切出回路を有し、該切出回路によつて
   順次切り出されたＮ×Ｎの画素において、縦・
   横・斜めの各方向の直線状の画素について調べ、
   このいずれかの方向の直線状の画素について、中
   心部において同じ２値化信号を持つ画素が一つ又
   は所定数連続し、且つその両側において上記同じ
   ２値化信号と反対の２値化信号が所定数連続して
   検出、又はその両側の一方の所定位置に上記同じ
   ２値化信号と反対の２値化信号が検出されたと
   き、中心の画素として上記両側の２値化信号に一
   致させるように反転させた２値化信号を付与して
   基準２値化画像の角に丸みを付けると共に回路パ
   ターン間のすき間を埋める処理を施して基準２次
   元画像信号を得る前処理手段と、該前処理手段で
   得られた基準２次元画像信号を記憶する第２のメ
   モリと、上記第１のメモリに記憶された被検査２
   次元画像信号と上記第２のメモリに記憶された基
   準２次元画像信号との位置ずれを補正して両者を
   比較して欠陥判定する位置ずれ補正・欠陥判定手
   段とを備え付けたことを特徴とするパターン検査
   装置。