JPH0329202B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は分布定数型の電磁遅延線に係り、特に
CHz帯の高周波信号、または100ps台およびそれ
以下の立ち上がり時間を有する超高速信号に好適
する電磁遅延線に関する。

〔従来技術とその問題点〕

従来この種の電磁遅延線としては、第７図に示
すように、誘電体板１の一主面にアース電極３を
形成するとともに、その対向主面に細長いマイク
ロストリツプ導線路５を形成してなるマイクロス
トリツプ線路７がよく知られている。

なお、第７図中符号ｈは誘電体板１の厚み、符
号ｔおよびωはマイクロストリツプ導線路５の厚
みおよび幅寸法である。

このように構成されたマイクロストリツプ線路
７の諸寸法は、誘電体板１の比誘電率および厚
み、マイクロストリツプ導線路５の幅ωおよび厚
みｔ、並びに特性インピーダンスZoによつて一
義的に決定されるのが一般的である。

従つて、例えば特定インピーダンスZo、マイ
クロストリツプ導線路５の幅ωと厚みｔ、並びに
誘電体板１の比誘電率が決定されると、誘電体板
１の厚みｈが決定され、誘電体板１の厚みを任意
に選定することが困難である。

しかも、このマイクロストリツプ線路７は、そ
のまま電磁遅延線として用いると、長さが長過ぎ
て電磁遅延線の高密度化を図れないので実用的で
はない。

このような状況において本出願人は、上述した
ようなマイクロストリツプ線路７を応用し、小型
で特性の向上した電磁遅延線を特願昭58−247506
号をもつて開示した。

すなわち、第８図および第９図に示すように、
細長いアース板９の外周に厚みｈの誘電体層１１
を形成し、この誘電体層１１に幅ω、厚みｔの折
れ曲がり線路１３をピツチＰで折り返すように単
層ソレノイド状に形成して偏平な電極遅延線を構
成し、アース板９の主面を挟んで対向する導線路
１５の中心間の間隔ＴとピツチＰを、０＜Ｔ／Ｐ
＜１の範囲に選定したものである。

第１０図はこのように構成した電磁遅延線の原
理を説明する図である。同図は説明を容易にする
ために、第８図中導線路１５が仮に電磁遅延線の
軸方向Ｘ−Ｘに対して直角に交わるようにピツチ
Ｐで折り曲げられていると仮定し、そのＸ−Ｘ間
の導線路１５のみを取出して示した縦断面図であ
る。

第１０図において、紙面方向から電流の流れ出
る導線路１５を順方向導線路１５ａとし、紙面方
向に向かつて電流の流れる導線路１５を逆方向導
線路１５ｂとすれば、折れ曲がり線路１３は、順
方向導線路１５ａおよび逆方向導線路１５ｂが交
互に間隔ＴをおいてピツチＰで配置されて構成さ
れている。

換言すれば、順方向導線路１５ａの中心が第１
の仮想面Ｕ上に配置され、この第１の仮想面Ｕか
ら間隔Ｔだけ離れた第２の仮想面Ｖ上に逆方向導
線路１５ｂの中心が配置されている。

このような電磁遅延線の遅延特性は、導線路１
５間の結合係数によつて決定されるが、隣接した
順方向導線路１５ａ間の正の結合係数K2（逆方向
導線路１５ｂ間も同じ）および順方向導線路１５
ａと逆方向導線路１５ｂ間の負の結合係数−K1
によつて主に決定される。

そして、正の結合係数K2および負の結合係数
−K1は互いに打ち消し合うので、負の結合係数
−K1と正の結合係数K2の大きさの関係を適当に
選定することにより、遅延特性を変化させること
ができる。

ここで左から２本の順方向導線路１５ａおよび
１本の逆方向導線路１５ｂの計３本（便宜上Ａ，
Ｂ，Ｃとする）のみを選んでこれに着目し、間隔
ＴとピツチＰの比をＴ／Ｐ＝0.866に選定すれば、
各導線路Ａ，Ｂ，Ｃが正三角形の各々の頂点に位
置するようになる。この場合、導線路Ａ−Ｂ間と
導線路Ａ−Ｃ間が等距離となるので、導線路Ａ−
Ｂ間の負の結合係数−K1と導線路Ａ−Ｃ間の正
の結合係数k2の大きさは等しくなる。

そして、間隔ＴとピツチＰの比をＴ／Ｐ＞
0.866とすれば結合係数の関係がk1＜k2となり、
Ｔ／Ｐ＜0.866では結合係数の関係がk1＞K2とな
ることが分かり、間隔ＴとピツチＰの比Ｔ／Ｐを
適当に選択することによつて負の結合係数−k1
と正の結合係数k2の大きさの関係を適当に選定
することができるので、望む遅延特性を有する超
高速の電磁遅延線を容易に構成できる。

しかし、このような電磁遅延線において、さら
に性能を維持したまま高密度化、小型化を実現す
ると、以下の問題がある。

すなわち、導線路１５の幅ωを同じに保つたま
まマイクロストリツプ線路１３のピツチＰを小さ
くして高密度化を図ると、同じ遅延特性を保つた
めには誘電体層１１の厚みｈを小さくして間隔Ｔ
を小さくする必要が生じる。

ところが、第７図に関して説明したように、同
じ特性インピーダンスを保つとともに、誘電体層
１１の厚みｈを小さくするには導線路１５の幅ω
も小さくしなければならず、導線路１５の幅ωが
小さくなると、導線路１５の損失が増加して特性
が低下する。

〔発明の目的〕

本発明はこのような状況の下になされたもの
で、導線路の幅ωを大きく保つたままピツチＰを
小さくするとともに、特性インピーダンスに影響
を与えることなく誘電体層の厚みｈ及びＴを小さ
くして高密度化を可能とし、超小型、高密度かつ
低損失の超高速電磁遅延線の提供を目的とする。

〔発明の構成と効果〕

この目的を達成するために本発明は、アース板
の外周に誘電体層を形成し、この誘電体層にマイ
クロストリツプ導線路をピツチＰで折返すように
単層ソレノイド状に形成した偏平な電磁遅延線に
おいて、そのアース板の主面を挟んで対向するマ
イクロストリツプ導線路の中心間の間隔Ｔとその
ピツチＰを０＜Ｔ／Ｐ＜１の範囲に設定するとと
もに、そのアース板のうち少なくとも上記マイク
ロストリツプ導線路に重なるように対向する部分
に部分的に導体除去部を形成したものである。

このような本発明の構成によれば、アース電極
に部分的な導体除去部が形成されることによつて
マイクロストリツプ導線路のインダクタンス分が
増加して静電容量の不足が生じるが、誘電体層を
薄くすることによつてその不足分が得られるか
ら、マイクロストリツプ導線路の幅を大きく保つ
たまま誘電体層の厚みを薄くするとともに導線路
のピツチも小さくすることにより、マイクロスト
リツプ導線路の間隔ＴとピツチＰを０＜Ｔ／Ｐ＜
１の範囲に収めることが可能となり、小型化、高
密度化及び低損失化が可能である。

〔発明の実施例〕

以下、本発明の詳細を説明する。

まず、本発明の原理を第４図を参照して説明す
る。なお、便宜上マイクロストリツプ線路を例に
して示す。

図において、厚みｈの偏平で細長い誘電体板１
７の一主面（図中上面）全面には厚みｔのアース
電極１９が形成されており、対向する主面（図中
下面）にはアース電極１９と対向するように幅ω
の細長いマイクロストリツプ導線路２１が形成さ
れている。

なお、このマイクロストリツプ導線路２１の形
状は、第７図中のマイクロストリツプ導線路５と
同様である。

アース電極１９においてマイクロストリツプ導
線路２１と重なり合うように対向する部分には、
方形の導体除去部２３がピツチｄでマイクロスト
リツプ導線路２１に沿つて複数並行に形成され、
マイクロストリツプ線路２５が構成されている。

導体除去部２３は、マイクロストリツプ導線路
２１の長手方向と同方向の辺ａ（以下辺ａとする）
および幅ωと同方向の辺ｂ（以下辺ｂとする）を
有する方形となつており、導体除去部２３の部分
では誘電体板１７が露出している。

次に、このように構成されたマイクロストリツ
プ線路２５について考察する。

第５図は第４図に示すマイクロストリツプ線路
２５の特性変化を示す図であり、誘電体板１７と
して超高周波帯における実効比誘電率2.25を有す
る厚さｈ＝0.7mmのふつ素樹脂上面にアース電極
１９を形成し、そのふつ素樹脂下面に厚さｔ＝
0.035mm、幅ω＝3.5mmのマイクロストリツプ導線
路２１を形成した長さ100mmの試料を用い、導体
除去部２３間のピツチｄを2.5mmとするとともに
辺ｂを3.5mmとして、辺ａを変化させた場合（便
宜上、ａ／ｄで示す）、マイクロストリツプ線路
２５の特性インピーダンスZoおよび伝播遅延時
間tdの値を測定したものである。

これによると、ａ／ｄ＝０、すなわち第７図に
示す従来のマイクロストリツプ線路７と同様な構
成では、特性インピーダンスZo＝33Ω、伝播遅延
時間td＝0.5nsとなつている。ａ／ｄを増加させ
ると、当初はマイクロストリツプ導線路２１に対
向するアース電極１９の面積が減少することによ
つて生じる静電容量の減少率以上にマイクロスト
リツプ導線路２１のインダクタンス増加率が大き
くなり、特性インピーダンスZoおよび伝播遅延
時間tdが共に増加する。

さらに、ａ／ｄの増加によつて静電容量は減少
をつづけるが、インダクタンスは増加率が少なく
なるので、特性インピーダンスZoは増加をつづ
ける反面、伝播遅延時間tdは0.59ns程度を最大値
として以降は逆に減少する。

そして、ａ／ｄ＝１、すなわちアース電極１９
におけるマイクロストリツプ導線路２１に重なつ
て対向する部分を連続的に除去した場合には、特
性インピーダンスZo＝61.9Ω、伝播遅延時間td＝
0.43nsとなり、伝播遅延時間tdはａ／ｄ＝０の場
合よりも逆に減少する。これらに関し、誘電体板
の比誘電率と伝播遅延時間に係る従来の考え方か
らすると、ふつ素樹脂の比誘電率が1.66〜3.13の
範囲の等価的に増減したことに相当する。

また、電磁遅延線としての立ち上がり時間は、
ａ／ｄ＝０の場合に比べて若干大きくなる傾向に
はあるが、ａ／ｄの変化範囲全てにおいて100ps
よりも小さい値の超高速性が得られる。

第６図は、上述した第４図と同様なマイクロス
トリツプ線路２５を用い、ピツチｄも同じ2.5mm
とするとともに導体除去部の辺ａを0.25mmで一定
にしておき、導体除去部２３の辺ｂを変化させた
場合（便宜上、ｂ／ωで示す）、同じく特性イン
ピーダンスZoおよび伝播遅延時間tdの変化を測
定したものである。

これによると、導体除去部２３の辺ａを小さく
保ち、辺ｂを長くして導体除去部２３の形状を細
長く延ばしてゆくと、静電容量の減少率に比較し
てインダクタンスの増加率が大きくなり、特性イ
ンピーダンスZoの増加率および伝播遅延時間td
の増加率を同じ傾向にすることができる。

なお、この場合にも100psよりも小さい値の超
高速の立ち上がり時間が得られる。

これらの第５図及び第６図から分かることは、
アース電極１９においてマイクロストリツプ導線
路２１と重なるように対向する部分を含めて部分
的に除去した場合の特性が、単に導体除去部２３
の面積のみならず、その形状や寸法により影響を
受けることであり、導体除去部２３の形状や寸法
的な選択によつてマイクロストリツプ線路２５に
おける単位長さ当たりの伝播遅延時間tdや特性イ
ンピーダンスZo等を変化できることである。

その結果、マイクロストリツプ線路２５のアー
ス電極１９に、導体除去部２３を形成するととも
にこの導体除去部２３の形状や寸法を適当に変化
させれば、従来一義的に定められていた特性イン
ピーダンスZoおよび伝播遅延時間tdを変化する
ことが可能となる。

従つて、マイクロストリツプ導線路２１の幅ω
を小さくすることなく誘電体板１７の厚みｈを薄
くしても、所望の特性インピーダンスZoを得る
ことができるばかりか伝播遅延時間tdを増加させ
ることができる。

次に、このような考察に基づいて本発明に係る
電磁遅延線の実施例を説明する。

第１図および第２図は本発明の電磁遅延線の一
実施例を示す正面図および側面図である。

両図において、薄く長方形状のアース板２７
は、その長手方向に沿つて幅ａ、長さb′の細長い
導体除去部２９がピツチｄで複数並列に形成され
ている。すなわち、アース板２７は長手方向の両
端が連結された簾状になつている。

アース板２７の外周には誘電体層３１が形成さ
れ、アース板２７の両端部が突出している。

誘電体層３１の外周には、幅ω、厚みｔのマイ
クロストリツプ導線路３３がピツチＰで単層ソレ
ノイド状にスペース巻きされて、電磁遅延線が構
成されている。

なお、図中符号ｈはアース板２７の片面側にお
ける誘電体層３１の厚み、符号Ｔはアース板２７
の主面を挟んで対向するマイクロストリツプ導線
路３３の中心間の距離である。

そして、マイクロストリツプ導線路３３のピツ
チＰとアース板２７を挟んで対向するマイクロス
トリツプ導線路３３の中心間隔Ｔは、実用的なパ
ルス応答波形の得られる範囲として、０＜Ｔ／Ｐ
＜１の範囲で選定されるのが好ましい。

このように構成された電磁遅延線は、上述した
ように、マイクロストリツプ導線路３３と重なる
アース板２７部分に導体除去部２９が部分的に形
成されるので、マイクロストリツプ導線路３３の
インダクタンスが増加し、その増加分だけ静電容
量も大きくして特性インピーダンスを同様に保つ
ことが必要となるが、静電容量を形成する導体面
積が減少しているので、誘電体層３１の厚みｈを
十分に薄くすることで必要な静電容量を得ること
ができる。

すなわち、誘電体層３１の厚みｈを十分薄くで
きるので、マイクロストリツプ導線路３３のピツ
チＰ及び間隔Ｔを小さくすることが可能となる。

そのため、上述したように、ピツチＰと間隔Ｔ
との関係を０＜Ｔ／Ｐ＜１に設定することによる
特性の向上に加え、間隔Ｔが小さくなるので、マ
イクロストリツプ導線路３３のピツチＰも小さく
することが可能となり、超小型化および高密度化
が可能となる。

さらに、マイクロストリツプ導線路３３の幅ω
を同じに保つたまま単位長さ当たりの伝播遅延時
間tdが大きくなるので、超小型化を図りながら単
位遅延時間当たりの損失が逆に低下するので、一
層高性能とすることができる。

アース電極２７に形成する導体除去部２９の形
状は、上述した第１図に示す長方形に限らず、第
３図に示すように、円形の導体除去部３５であつ
てもよいし、三角形や六角形等でもよい。またそ
の寸法や相互の間隔も一律にする必要はなく、目
的とする寸法、特性に合わせて選定すればよい。

要は、アース板２７のうち、少なくともマイク
ロストリツプ導線路３３に重なるように対向する
部分に、マイクロストリツプ導線路のインダクタ
ンスや導線路とアース電極間に生じる静電容量を
変化可能な形状・寸法で導体除去部を部分的に形
成すれば、本発明の目的を達成できる。

なお、従来1GHZより遥かに低い周波数、例え
ば10MHz以下で用いる分布定数型の電磁遅延線
にあつては、うず電流損を小さくするために、ア
ース電極を分割することが行われている。

しかし、この種の電磁遅延線は、分割したアー
ス電極の一方の端においてのみ相互に接続して他
端を開放し、うず電流に対しては閉回路を形成し
ないようなものであつた。

これに対して本発明の電磁遅延線は、第１図に
示すように、例えば分割したアース板が両端で相
互に接続され、入出力側の各々でアース側帰線を
最短距離として超高速信号に対して良好なインピ
ーダンス特性を得ることを可能としている等、超
高速信号に対して従来のアース電極の分割手法と
は異なる考え方に基づき、異なる効果を得るもの
である。

以上説明したように本発明の電磁遅延線は、ア
ース板の外周に形成した誘電体層にマイクロスト
リツプ導線路をピツチＰで偏平な単層ソレノイド
状に形成し、そのアース板の主面を挟んで対向す
るマイクロストリツプ導線路間の間隔Ｔとそのピ
ツチＰを０＜Ｔ／Ｐ＜１の範囲に設定するととも
に、そのアース板に導体除去部を形成してそのマ
イクロストリツプ導線路に重なるように対向させ
たので、マイクロストリツプ導線路の幅を保つた
まま誘電体層の厚みを薄くするとともに導線路の
ピツチも小さくすることができる。

そのため、マイクロストリツプ導線路の間隔Ｔ
とピツチＰを０＜Ｔ／Ｐ＜１の範囲に収めること
が可能となり、小型化、高密度化および低損失化
を達成することができる。

【図面の簡単な説明】

第１図及び第２図は本発明に係る電磁遅延線の
一実施例を示す正面図及び側面図、第３図は第１
図に示すアース板の他の例を示す部分正面図、第
４図は本発明の原理を説明するための電磁遅延線
を示す部分斜視図、第５図及び第６図は第４図に
示す電磁遅延線における特性の変化例を示す図、
第７図は従来の電磁遅延線を示す部分斜視図、第
８図及び第９図は本発明の参考となる電磁遅延線
を示す正面図及び側面図、第１０図は第８図の電
磁遅延線を説明する部分断面図である。 １，１１，１７，３１……誘電体層（誘電体
板）、３，９，１９，２７……アース板（アース
電極）、５，２１，３３……導線路（マイクロス
トリツプ導線路）、７，２５……マイクロストリ
ツプ線路、１３……折れ曲がり線路、１５……導
線路、２３，２９，３５……導体除去部。

Claims (1)

1. 【特許請求の範囲】 １ アース板の外周に誘電体層を形成し、この誘
   電体層にマイクロストリツプ導線路をピツチＰで
   折返すように単層ソレノイド状に形成した偏平な
   電磁遅延線において、 前記アース板の主面を挟んで対向するマイクロ
   ストリツプ導線路の中心間の間隔Ｔと前記ピツチ
   Ｐが０＜Ｔ／Ｐ＜１の範囲に設定されるととも
   に、 前記アース板のうち少なくとも前記マイクロス
   トリツプ導線路に重なるように対向する部分に部
   分的に導体除去部が形成されてなることを特徴と
   する電磁遅延線。