JPH03292257A - 並列多重電子連動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、複数の同一仕様の連動制御系を組み合わせて
成り、相互補完して電子端末群を制御する並列多重電子
連動装置に関する。

「従来の技術」 信号機や転てつ機などを含む軌道上において、車両か安
全に運行されるためには、これ等信号機や転てつ機など
の制御ならびに操作に一定の順序と制限を加えるための
装置として電子連動装置かある。

信頼性とフェイルセーフ性を確保するため、並列多重電
子連動装置とし、相互補完して動作させることか行なわ
れており、並列多重電子連動装置は完全並列二重にする
とデータリンクか複雑になるのて、主系と従系との組合
わせとした待機二重系とするのか一般的である。

従来の待機二重系方式の並列多重電子連動装置は、故障
があって使用系から待機系に切り換わる場合、−度シス
テムダウンしてイニシャル立ち上げとするか、使用系の
データを待機系に入力し、そのデータを使用して立ち上
げていた。

「発明が解決しようとする課題」 しかしながら、このような従来の並列多重電子連動装置
ては、系の切換か多発すると機能−時停止が多発し、シ
ステムの運行上支障か生じることがあるという問題点が
あった。

本発明は、このような従来の問題点に着目してなされた
ちのて、機能停止することなく系の切換をすることかて
きるようにした並列多重電子連動装置を提供することを
目的としている。

「課題を解決するための手段」 かかる目的を達成するための本発明の要旨とするところ
は、 複数の同一仕様の連動制御系を組み合わせて成り、相互
補完して電子端末群を制御する並列多重電子連動装置で
あって、 機器制御端末群と連動制御系とはポーリング通信により
所定周期て複数回信号を授受するよう接続し、機器制御
端末群は、一周期内に異常信号を受けてもその後の周期
に正しい信号を受けたら継続して正常に動作するよう設
定されているものにおいて、 各連動制御系は、共通のプログラムて動作するよう対を
なすＣＰＵと、該対をなすＣＰＵによる異常判断出力に
より動作するウォッチドッグタイマ用リレーとを備え。

前記ウォッチドッグタイマ用リレーの動作時間を前記所
定周期の半分程度に設定したことを特徴とする並列多重
電子連動装置に存する。

「作用」 機器制御端末群と連動制御系とはポーリング通信により
所定周期で複数回信号を授受しており、機器制御端末群
は、ノイズ等により異常信号を受けてもその後の周期に
正しい信号を受けたら停止することなく正常に動作し、
異常信号の発生か多周期に跨がった場合は、システム自
体の異常と判断して動作を停止する。

各連動制御系では、共通のプログラムて動作するよう対
をなすＣＰＵが常時異常判断をしており、異常か検出さ
れて異常判断出力かなされるとウォッチドッグタイマ用
リレーが動作して当該制御系か機能しないようにし、従
系か主系に切り換えられる。

ウォッチドッグタイマ用リレーは機器・制御端末群か異
常と判断する所定周期の半分程度の時間て動作し、従系
は主系に切り換わって一周期以内に正しい信号を出力す
る。

機器制御端末群ては、従系か主系に切り換わったときの
信号の乱丁はノイズによる回復可能な異常と判断し、次
に出力された正しい信号て正常に継続動作する。

「実施例」 以下、図面に基づき本発明の一実施例を説明する。

並列多重電子連動装置１１０は、Ｎ４１図に示すように
、同等の構成を有する第１の連動制御系２０と第２の連
動制御系３０とを並列に設けて成る。以下、便宜上第１
の連動制御系２０を主系、第２の連動制御系３０を従系
とする。

各連動制御系２０．３０の制御部２１．３１はそれぞれ
ワンチップＣＰＵＩ、ＣＰＵ２を有して構成されており
、各ＣＰＵＩ、ＣＰＵ２は同一のプログラムによって同
一の動作をなすよう設定されている。

そして、第１の連動制御系２０．第２の連動制御系３０
のそれぞれにおいて、各ＣＰＵ間の何らかの不一致信号
か所定時間以上のとき、システム不良として検出するた
めのウォッチドッグタイマ用リレーＷＤＴ　１　、ＷＤ
Ｔ２か設けられている。

第１の連動制御系２０の制御部２１と第２の連動制御系
３０の制御部３１には、手動切換スイッチ１１を前に置
いた切換回路１２か接続されている。切換回路１２は、
ウォッチドッグタイマ用リレーＷＤＴ　１　、ＷＤＴ２
の接点か接離を逆にして連動するように構成されている
。

第１の連動制御系２０の制御部２１には、光電変換部２
２を介して制御出力用の共通回線２３と表示用の共通回
！２４とが接続している。同様に第２の連動制御系３０
の制御部３１には、光電変換部３２を介して制御出力用
の共通回線３３と表示用の共通回線３４とが接続してい
る。

切換回路１２からの出力は第１の連動制御系２０の光電
変換部２２および第２の連動制御系３０の光電変換部３
２に入力され、切換回路１２の状態により光電変換部２
２．３２が一方の連動制御系のみを機能させ、他方の制
御系は出力をカットされるようになっている。

第１の連動制御系２０の制御出力用の共通回線２３、表
示用の共通回線２４と、第２の連動制御系３０の制御出
力用の共通回線３３９表示用の共通回線３４とは並行に
延び、その先に機器制御端末ＥＴＩ、ＥＴ２が接続され
ている０機器制御端末ＥＴＩ、ＥＴ２には図示省略した
信号機、転てつ機、起動回路等の機器が接続されており
、機器制御端末ＥＴＩ、ＥＴ２は、それらに第１の連動
制御系２０．第２の連動制御系３０からの指示を伝達す
るとともに、機器の情報を収集するものである。

第１の連動制御系２０の制御部２１と第２の連動制御系
３０の制御部３１には、それぞれ再セツト可能なタイマ
２５．３５か付設されており、再セツト可能なタイマ２
５．３５は制御部２１゜３１の動作周期を設定するもの
て、同期用リンク回線２６．３６か相互に制御部２１．
３１に接続されている。

再セツト可能なタイマ２５．３５はプログラマブルタイ
マあるいはタイマを内蔵したワンチップｃｐｕ等で構成
される。

第２図は機器制御端末ＥＴＩまたはＥＴ２の機能ブロッ
ク図を示している。

機器制御端末は、共通回線２３．３３上のデータを受信
して一時保持するデータ受信部４１と、このデータ受信
部４１の出力から第１の連動制御系２０．第２の連動制
御系３０のいすねかの障害発生を検出する障害発生検出
部４２と、データ受信部４１から一方の系のデータを選
択する系切換部４３と、制御データおよびポーリングが
自端末を指定していることを検出し、かつ端末の種類に
応じた処理および立上げデータの格納読出処理を行う処
理部４４と、この処理部４４の処理データおよび立上げ
データか格納される記憶部４５と、端末の処理結果であ
る表示コードあるいは立上げデータを共通回線２４．３
４に送信するデータ送信部４６とを備えて成る。

なお、系切換部４３は機能ブロックとして示したものて
あり、ハードウェアとしてのスイッチに限るものてはな
く、ソフトウェア的に処理部４４がデータ受信部４１内
の一方のバッファを選択読み出しするものであってもよ
い。

また、記憶部４５は、通常、書換え可能メモリ（ＲＡＭ
）で構成される。立上げデータの記憶は、既存のメモリ
の一部領域を立上げデータ格納領域として行うことかで
きるが、別個のメモリを設けてもよい。

次に作用を説明する。

機器の情報は機器制御端末ＥＴＩ、ＥＴ２から表示用の
共通回線２４．３４を通って両速動制御系２０．３０に
並列に入力され、この情報を前提として制御部２１．３
１は同期してデータ処理を行ない、制御出力用の共通回
線２３．３３から機器制御端末ＥＴＩ、ＥＴ２に指示情
報か送出される。

たたし、従系である第２の連動制御系３０の出力はカッ
トされているのて１機能するのは第１の連動制御系２０
の出力である。第２の連動制御系３０は第１の連動制御
系２０と同等に機器制御端末ＥＴＩ、ＥＴ２からの情報
を受は等価に動作して異常に備えている。

機器制御端末ＥＴＩ、ＥＴ２は次のように動作する。

データ受信部４１は、２チヤンネルのシリアルデータ入
力端を有し、受信したデータをチャンネル別に一時ハッ
ファに保持する。同時に同一故障かあり得ないとされる
ハス同期型または位相同期型の電子計算機を使用してい
る現在の電子連動装置ては、不具合のある系は必ずダウ
ンするようになっているのて、その系の制御回線にはデ
ータか送出されない。

したかって、障害発生検出部４２は、データ受＠部４１
内の有意データの存在の有無によって、系の障害発生を
容易に検出てきる。なお、本実施例て−は、デー′夕受
信部４１の出力に基づいて障害検出を行っているか、デ
ータ受信部４１の前段の共通回線２３．３３から直接検
出するようにしてもよい。

系切換部４３は、障害発生検出部４２で一方の系の障害
発生か検出された場合には、障害のない方の系を選択す
るように切り換えられる。系切換＠４３は、その他、後
述するように、処理部４４の指示によっても切り換えら
れる。

処理部４４は、第１の連動制御系２０．第２の連動制御
系３０からのデータを受けて、系からの自端未指定を検
出するとともに、制御データに応じた処理をし、また各
周期毎に立上げデータを受けて記憶部４５に格納する。

さらに、処理部４４は、自端未指定ポーリング時に処理
結果を表示データとして、データ送信部４６に与え、あ
るいは立上げポーリング時１述）に記憶部４５から立上
げデータをデータ送信部４６に与える。データ送信部４
６はこれらのデータを共通回線２４．３４に送信する。

第１の連動制御系２０．第２の連動制御系３０の同期は
次のようにしてなされる。

立ち上げ時は、自系が主系であるかどうか判断し、主系
の第１の連動制御系２０てあればそのまま再セツト可能
なタイマ２５をタイマーセットし、従系てあれば、主系
のタイマーオン条件をみてタイマーセットし、主系と従
系との立ち上かり時の同期を取る。

立ち上がってから並列多重電子連動装置１０の動作中、
再セツト可能なタイマ２５．３５か単独に時刻を進めて
いると、精度のよい水晶発振子てもクロックタイミング
に差が生じてきていつかは同期ずれを生じることになる
。

そこて、主系が正常に作動しているときは、そのシステ
ム周期を正として従系てタイマー再セットを行ない、ま
た、その他の要因も含めて主系ても再セットを行なうこ
とにより同期ずれを未然に防止する。

機器制御端末群と連動制御系とはポーリング通信により
所定周期て複数回信号を授受しており、機器制御端末群
は、ノイズ等により異常信号を受けてもその次の周期に
正しい信号を受けたら停止することなく正常に動作し、
異常信号の発生か２周期に跨がった場合は、システム自
体の異常と判断して動作を停止する。

システムに異常かなく正常に動作しているときは、第３
図に示すように、所定のシステム周期で制御１〜３デー
タおよび「ポ」て示したポーリング信号か第１の連動制
御系２０から共通回線２３を介して機器制御端末群に送
出され、ポーリング信号に応した機器制御端末が当該情
報を受は取る。また機器制御端末は共通回線２４．３４
から表示データを第１の連動制御系２０および第２の連
動制御系３０に出力する。

各連動制御系２０，３０ては、共通のプログラムて動作
するよう対をなすｃｐｕｉ、ＣＰＵ２か常時異常判断を
しており、異常か検出されて異常判断出力かなされると
ウォッチドッグタイマ用リレーＷＤＴＩまたはＷＤＴ２
か動作して当該制御系か機能しないようにし、従系か主
系に切り換えられる。

すなわち、主系である第１の連動制御系２０の制御部２
工て何らかの異常か検出され、ウオッチドックタイマ用
リレーＷＤＴＩか動作すると、切換回路１２により切り
換わり、第２の連動制御系３０か機能するようになる。

必要により手動切換スイッチ１１て強制的に切換をする
こともてきる。また、第２の連動制御系３０て異常か生
したときは切換はなされず、故障判断かなされて修理か
行なわれる。

主系から従系への切換時、切換回路１２においてウオッ
チドックタイマ用リレーＷＤＴＩの接点かオフになる一
方、ウォッチドッグタイマ用リレーＷＤＴ２の接点はオ
ンになり、その動作時間は機器前ｍ端末群が異常と判断
する所定周期の半分程度の時間である。これにより、従
系である第２の連動制御系３０は主系第１の連動制御系
２０に切り換わフて一周期以内に正しい信号な出力する
。

機器制御端末群ては、従系が主系に切り換わったときの
信号の乱丁はノイズによる回復可能な異常と判断し、次
に出力された正しい信号て正常に継続動作する。

例えば、第４図に示すように、システム周期の初めにウ
ォッチドッグタイマ用リレーＷＤＴＩか動作したとする
と、第１の連動制御系２０からの信号の送出は全くなさ
れなくなる。第２の連動制御系３０は正常な信号を送出
しており、システム周期の半分程度で第２の連動制御系
３０が主系となる。

機器制御端末からみたとき、＄１の連動制御系２０によ
る無信号状態で異常を察知するが２次の周期て１ＪＩＪ
２の連動制御系３０が正しい信号を送出するので、無信
号のときは前回のデータを使用し、第２の連動制御系３
０から信号を受は取ったとき、当該信号を最新の正しい
信号として受は取る。

また、第５図に示すように、システム周期の中間てウォ
ッチドッグタイマ用リレーＷＤＴＩか動作したとすると
、第１の連動制御系２０による信号は一部か欠けたもの
となっており、第２の連動制御系３０は正常な信号を送
出している。

機器制御端末は、第１の連動制御系２０のデータ異常を
察知するが、次の周期で第２の連動制御系３０が正しい
信号を送出するので、異常を感知したときは前回のデー
タを使用し、第２の連動制御系３０から信号を受は取っ
たとき、当該信号を最新の正しい信号として受は取る。

このように、切換時にデータ異常は発生するが、システ
ムダウンには至らず５次の周期には系が切り換わって正
常に動作する。２周期に跨がって切り換わるときでも同
様であり、この場合は、機器制御端末群と処理制御部と
の各々に１周期ずつデータ異常が発生するのみである。

通常電子連動装置のシステム周期は３００〜６００ミリ
秒であるため、仮に信号の現示か１秒くらい長く進行現
示をしていたとしても、転てつ機の転換時間の４秒程度
、列車の走行時速等を考えた場合、電子連動装置として
の保安性が損なわれることはない。

１システム周期内に切換動作が行なわれれば、１システ
ム周期のデータネ良は無視されるので、結果的に処理の
継続性は保たれる。

「発明の効果」 本発明に係る並列多重電子連動装置によれば、主系と従
系との切換時間をシステム周期の半分程度に設定し、機
器制御端末からみたとき、データ異常はシステムダウン
に至らないようにしたから、連動制御系の切換時に処理
の継続性を保つことがてき、構成要素の増設も不要であ
り、確実に動作する並列多重電子連動装置を安価に提供
することができる。

【図面の簡単な説明】

各図は本発明の一実施例を示しており、第１図は並列多
重電子連動装置のブロック図、第２図は機器制御端末の
ブロック図、第３図は正常時のデータ授受の様子を示す
信号タイミング図、第４図はシステム周期の始めに異常
が発生した場合の信号タイミング図、第５図はシステム
周期の中間に異常が発生した場合の信号タイミング図で
ある。 １０・・・並列多重電子連動装置 ２０・・・第１の連動制御系 ３０・・・第２の連動制御系 ２１．３１・・・制御部 ２３．３３・・・制御出力用の共通回線２４．３４・・
・表示用の共通回線 ２５．３５・・・再セツト可能なタイマ２６．３６−・
・同期用リンク回線 ＷＤＴ　１　、ＷＤＴ２・・・ウォッチドッグタイマ用
リレー ＥＴＩ、ＥＴ２・・・機器制御端末 第 ２ 図 ３ 第 図 機器側ｇＡｍ末 第 図 第 図 機器制御端末

Claims (1)

1. 【特許請求の範囲】 　複数の同一仕様の連動制御系を組み合わせて成り、相
   互補完して電子端末群を制御する並列多重電子連動装置
   であって、 機器制御端末群と連動制御系とはポーリング通信により
   所定周期で複数回信号を授受するよう接続し、機器制御
   端末群は、一周期内に異常信号を受けてもその後の周期
   に正しい信号を受けたら継続して正常に動作するよう設
   定されているものにおいて、 各連動制御系は、共通のプログラムで動作するよう対を
   なすＣＰＵと、該対をなすＣＰＵによる異常判断出力に
   より動作するウォッチドッグタイマ用リレーとを備え、 前記ウオッチドッグタイマ用リレーの動作時間を前記所
   定周期の半分程度に設定したことを特徴とする並列多重
   電子連動装置。