JPH03292723A - シリコン単結晶薄膜の作製方法 - Google Patents
シリコン単結晶薄膜の作製方法Info
- Publication number
- JPH03292723A JPH03292723A JP9477990A JP9477990A JPH03292723A JP H03292723 A JPH03292723 A JP H03292723A JP 9477990 A JP9477990 A JP 9477990A JP 9477990 A JP9477990 A JP 9477990A JP H03292723 A JPH03292723 A JP H03292723A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- silicon single
- thin film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体デバイスに用いられる絶縁膜上のシリ
コン単結晶薄膜(SOI)の作製方法に関するものであ
る。
コン単結晶薄膜(SOI)の作製方法に関するものであ
る。
[従来の技術]
従来、半導体デバイスに不可欠なシリコン単結晶薄膜は
、単結晶基板からエピタキシャル成長させて作製すると
いう手法が採用されているが、この手法では、非晶質の
絶縁基板上にシリコン単結晶を成長させることは極めて
困難である。
、単結晶基板からエピタキシャル成長させて作製すると
いう手法が採用されているが、この手法では、非晶質の
絶縁基板上にシリコン単結晶を成長させることは極めて
困難である。
一方、近年においては、半導体デバイスを積層形成し2
高集積化及び多機能化を図るべく三次元集積回路や高速
高性能デバイスの実現が要請されており、かかる研究開
発が盛んに行われ、その一つとして、シリコン単結晶薄
膜を絶縁基板上に形成したいわゆるS○■構造を形成さ
せるための技術が重要なものとなフている。
高集積化及び多機能化を図るべく三次元集積回路や高速
高性能デバイスの実現が要請されており、かかる研究開
発が盛んに行われ、その一つとして、シリコン単結晶薄
膜を絶縁基板上に形成したいわゆるS○■構造を形成さ
せるための技術が重要なものとなフている。
絶縁基板上にシリコン薄膜を形成する手法としては、そ
のシリコン層が非晶質でなく多結晶等の結晶質である場
合たけでも、相当多種のものが知られており、また、シ
リコン膜の性能によっても多種類のものがある。
のシリコン層が非晶質でなく多結晶等の結晶質である場
合たけでも、相当多種のものが知られており、また、シ
リコン膜の性能によっても多種類のものがある。
例えば、酸化シリコン(S10□)等の絶縁股上にCV
D、スパッタ等で多結晶シリコンを堆積させる場合は、
堆積時の基板温度、ガス種、圧力等にもよるが、平均粒
径が数十〜数千人で方位の制御されないシリコン$結晶
薄膜を得ることになる。
D、スパッタ等で多結晶シリコンを堆積させる場合は、
堆積時の基板温度、ガス種、圧力等にもよるが、平均粒
径が数十〜数千人で方位の制御されないシリコン$結晶
薄膜を得ることになる。
さらに、上記多結晶薄膜または非晶質膜をレーザーや棒
状ヒーター等の熱エネルギーによって溶融固化させ、μ
mあるいはmm程度の大粒径の多結晶薄膜を得る方法も
報告されている(SingleCrystal 5il
icon on Non−single−Non−5i
n In5u−1ators、 Jornal of
Crystal Growth vol、63. N。
状ヒーター等の熱エネルギーによって溶融固化させ、μ
mあるいはmm程度の大粒径の多結晶薄膜を得る方法も
報告されている(SingleCrystal 5il
icon on Non−single−Non−5i
n In5u−1ators、 Jornal of
Crystal Growth vol、63. N。
3、0ctober、1983 edited by
&、W、Cu1ler+)。
&、W、Cu1ler+)。
上述のようにして形成された各結晶構造の薄膜を用いて
トランジスタ素子を作り、その特性から電子易動度を測
定し、単結晶シリコンにおけるそれと比較すると、溶融
固化による数μm〜数mmの粒径を有する多結晶シリコ
ンでは、単結晶シリコンの場合と同程度であるが、数百
〜数千人の粒径分布を有する多結晶シリコンでは単結晶
シリコンの場合の10−3程度であり、また非結晶シリ
コンでは単結晶シリコンの場合の2X10−’程度でし
かない。
トランジスタ素子を作り、その特性から電子易動度を測
定し、単結晶シリコンにおけるそれと比較すると、溶融
固化による数μm〜数mmの粒径を有する多結晶シリコ
ンでは、単結晶シリコンの場合と同程度であるが、数百
〜数千人の粒径分布を有する多結晶シリコンでは単結晶
シリコンの場合の10−3程度であり、また非結晶シリ
コンでは単結晶シリコンの場合の2X10−’程度でし
かない。
この結果から、結晶粒内の単結晶領域に作られた素子と
、粒界にまたがって作られた素子とは、その電気的特性
に大きな差異のあることが分る。
、粒界にまたがって作られた素子とは、その電気的特性
に大きな差異のあることが分る。
すなわち、従来の手法で得られていた非晶質上の堆積膜
は、非晶質または粒径分布をもった多結晶構造となり、
該堆積膜に作製された素子は、単結晶層に作られた素子
に比へて、その性能か大きく劣るものとなる。そのため
に、かかる堆積膜に作られる半導体素子としては、簡単
なスイッチング素子、太陽電池、光電変換素子等に限ら
れてしまう。
は、非晶質または粒径分布をもった多結晶構造となり、
該堆積膜に作製された素子は、単結晶層に作られた素子
に比へて、その性能か大きく劣るものとなる。そのため
に、かかる堆積膜に作られる半導体素子としては、簡単
なスイッチング素子、太陽電池、光電変換素子等に限ら
れてしまう。
従って、高性能な半導体素子を作るためには、粒界を除
去した、あるいは粒界の位置の制御された半導体単結晶
薄膜が必要となる。
去した、あるいは粒界の位置の制御された半導体単結晶
薄膜が必要となる。
粒界を除去した非晶買上の5ilL結晶薄膜の形成法の
例として、S OS (Silicon on 5ap
phire)Y去、 S I M OX (
5eparation by implantat
ion○f Oxygen )法、貼り合わせ法、酸化
分離法(USP 4.361.600j等か報告されて
おり、粒界の位置の制御された半導体薄膜の形成方法と
して、例えば特開昭63−107016号公報に開示さ
れたようなものかある。
例として、S OS (Silicon on 5ap
phire)Y去、 S I M OX (
5eparation by implantat
ion○f Oxygen )法、貼り合わせ法、酸化
分離法(USP 4.361.600j等か報告されて
おり、粒界の位置の制御された半導体薄膜の形成方法と
して、例えば特開昭63−107016号公報に開示さ
れたようなものかある。
前記SO5法は、基板にサファイヤ(単結晶のAl2O
2)を使用し、その表面にシリコンをヘテロエピタキシ
ャル成長させるものである。
2)を使用し、その表面にシリコンをヘテロエピタキシ
ャル成長させるものである。
前記SIMOX法は、シリコンウェハに04(酸素イオ
ン)を高エネルギーで注入し、アニルすることによって
表面のSiの単結晶構造を保ったまま、ウェハ内に5i
Ozの中間層を形成させる技術である。
ン)を高エネルギーで注入し、アニルすることによって
表面のSiの単結晶構造を保ったまま、ウェハ内に5i
Ozの中間層を形成させる技術である。
前記貼り合わせ法は、表面か酸化された2枚のシリコン
ウェハ、苦しくは酸化ざtた1枚のシリコンウェハと酸
化されていない1枚のシリコンウェハとを組み合わせて
成るものを、貼り合わせてアニールすることにより、原
子レベルで蜜着させ、片方mすから研摩してシリコン薄
膜が薄膜として残るところで研摩を止める皐結、晶Si
i@の形成方法である。
ウェハ、苦しくは酸化ざtた1枚のシリコンウェハと酸
化されていない1枚のシリコンウェハとを組み合わせて
成るものを、貼り合わせてアニールすることにより、原
子レベルで蜜着させ、片方mすから研摩してシリコン薄
膜が薄膜として残るところで研摩を止める皐結、晶Si
i@の形成方法である。
酸化分離法は、シリコンウェハの表面に凹凸を形成し、
凸部の上面と側面にマスクを施してから全体を酸化する
ものである。これによりマスクの施されていない部分か
ら酸化か進み、凸部全体が3102によって基板側と絶
縁分離されるものである。
凸部の上面と側面にマスクを施してから全体を酸化する
ものである。これによりマスクの施されていない部分か
ら酸化か進み、凸部全体が3102によって基板側と絶
縁分離されるものである。
前記特開昭63−107016号公報に記載されている
手法は、上記のような基板により限定されるものではな
く、粒界位置の制御された半導体単結晶薄膜を得るもの
である。この手法は核形成密度の異なる2種類の非晶質
材料を用いて、所望の位置に半導体単結晶の核を形成し
、選択成長を行なって、成長した結晶同士を所望の位置
で衝突させ、粒界を形成させるものである。
手法は、上記のような基板により限定されるものではな
く、粒界位置の制御された半導体単結晶薄膜を得るもの
である。この手法は核形成密度の異なる2種類の非晶質
材料を用いて、所望の位置に半導体単結晶の核を形成し
、選択成長を行なって、成長した結晶同士を所望の位置
で衝突させ、粒界を形成させるものである。
[発明が解決しようとする課題コ
しかしながら、前記SO5法は、サファイヤ基板が極め
て高価であること、シリコン膜中に基板の構成成分であ
るAnが拡散してしまうことという問題点を有している
。
て高価であること、シリコン膜中に基板の構成成分であ
るAnが拡散してしまうことという問題点を有している
。
前記SIMOX法の場合、極めて高エネルギーで、しか
も高濃度の酸素イオンを注入するためにスルーブツトか
悪く、また高温のアニールが必要なために基板への応力
が問題となる。
も高濃度の酸素イオンを注入するためにスルーブツトか
悪く、また高温のアニールが必要なために基板への応力
が問題となる。
また、前記貼り合わせ法は、片方のウェハの殆どを研磨
してしまうために、コストが高くなること、本質的に厚
さにバラツキのあるシリコンウェハを研磨し、僅かに残
ったシリコン層の位置で研磨を止めなければならないの
て、その制御が非常に困難なこと等の問題かある。
してしまうために、コストが高くなること、本質的に厚
さにバラツキのあるシリコンウェハを研磨し、僅かに残
ったシリコン層の位置で研磨を止めなければならないの
て、その制御が非常に困難なこと等の問題かある。
前記酸化分離法は、SOIの構造は一応得られるが、シ
リコン層が薄膜でなくバルク(塊状)に分離されること
になる。これを研磨したとしてもSiO2とSiの界面
が平坦でないため、Si単結晶薄膜を得ることができな
い。
リコン層が薄膜でなくバルク(塊状)に分離されること
になる。これを研磨したとしてもSiO2とSiの界面
が平坦でないため、Si単結晶薄膜を得ることができな
い。
前記特開昭63−107016号公報に記載されている
手法は、粒界か形成されるので、少なくとも各結晶粒の
面内方位を揃わせることができないことを意味している
。
手法は、粒界か形成されるので、少なくとも各結晶粒の
面内方位を揃わせることができないことを意味している
。
以上のように上記各従来技術は、それぞわ各別の背景を
有している反面、夫々いくつかの問題点を有している。
有している反面、夫々いくつかの問題点を有している。
本発明は、上記従来技術の課題を解決すべく、比較的安
価なシコンウェハを用い、一般的な装置及び一般的なプ
ロセスを使用し、面内の任意の領域で完全に絶縁分離さ
れ、シリコンウェハ上の大部分の領域に形成され、絶縁
分離された各領域の面方位を揃えたシリコン単結晶膜及
びその作製方ン去を提イ共することを目的とする。
価なシコンウェハを用い、一般的な装置及び一般的なプ
ロセスを使用し、面内の任意の領域で完全に絶縁分離さ
れ、シリコンウェハ上の大部分の領域に形成され、絶縁
分離された各領域の面方位を揃えたシリコン単結晶膜及
びその作製方ン去を提イ共することを目的とする。
[課題を解決するための手段]
上記目的を達成すべく、請求項1の発明は、シリコン基
板上に、絶縁物層を形成する第1の工程と、 該絶縁物層に開口部を形成すると共に、選択研磨のスト
ッパーとなりうる凸部を形成する第2の工程と、 前記開口部より、前記絶縁物層上にシリコン単結晶を選
択エピタキシャル成長させる第3の工程と、 選択研磨により前記成長させたシリコン単結晶を、前記
凸部領域まで研磨する第4の工程と、前記開口部上のシ
リコン単結晶を選択酸化し前記シコンウェハと前記シリ
コン単結晶とを絶縁分離する第5の工程とを含むことを
特徴とする請求項2の発明は、請求項1記載のシリコン
単結晶薄膜の作製方法において、選択酸化により酸化さ
れるシリコンの領域は、前記開口部よりも広い範囲に設
定されていることを特徴とする請求項3の発明は、請求
項1記載のシリコン単結晶薄膜の作製方法において、前
記絶縁物層と前記ストッパーとなりうる凸部を、異なる
材料により形成している。
板上に、絶縁物層を形成する第1の工程と、 該絶縁物層に開口部を形成すると共に、選択研磨のスト
ッパーとなりうる凸部を形成する第2の工程と、 前記開口部より、前記絶縁物層上にシリコン単結晶を選
択エピタキシャル成長させる第3の工程と、 選択研磨により前記成長させたシリコン単結晶を、前記
凸部領域まで研磨する第4の工程と、前記開口部上のシ
リコン単結晶を選択酸化し前記シコンウェハと前記シリ
コン単結晶とを絶縁分離する第5の工程とを含むことを
特徴とする請求項2の発明は、請求項1記載のシリコン
単結晶薄膜の作製方法において、選択酸化により酸化さ
れるシリコンの領域は、前記開口部よりも広い範囲に設
定されていることを特徴とする請求項3の発明は、請求
項1記載のシリコン単結晶薄膜の作製方法において、前
記絶縁物層と前記ストッパーとなりうる凸部を、異なる
材料により形成している。
請求項4の発明は、請求項1記載のシリコン単結晶薄膜
の作製方法において、前記絶縁物層と前記ストッパーと
なりうる凸部を、同し材料により形成している。
の作製方法において、前記絶縁物層と前記ストッパーと
なりうる凸部を、同し材料により形成している。
請求項5の発明は、請求項1記載のシリコン単結晶薄膜
の作製方法において、前記開口部を、直径か1μm以上
4μm以下のものにしている。
の作製方法において、前記開口部を、直径か1μm以上
4μm以下のものにしている。
[作 用]
(1)ilの工程では、シリコンウェハ上に絶縁物層を
形成する。
形成する。
現在使用されているシリコン半導体プロセスを考えた場
合、前記絶縁物層としては、例えばS10、、Si3N
4等か挙げられ、その形成方法ばCVD?去でも、スパ
ッタ7去でも問題はなく、S102の場合には、シリコ
ンウェハを酸化して形成させてもよい。
合、前記絶縁物層としては、例えばS10、、Si3N
4等か挙げられ、その形成方法ばCVD?去でも、スパ
ッタ7去でも問題はなく、S102の場合には、シリコ
ンウェハを酸化して形成させてもよい。
(II )第2の工程では、まず、前記絶縁物層上にシ
リコン結晶との選択研磨において、その研磨を終了させ
るためのストッパーとして機能させる電気的絶縁物を堆
積させ、ストッパーたる凸部を形成すべくパターニング
する。該電気的絶縁物の材料としては、上記機能を果し
得るものであればよく、例えば、5i02 、Si3
N、等が挙げられるが、シリコンウェハ上に形成された
前記絶縁物層と同じものでもかまわない。該電気的絶縁
物の厚さは、作製しようとするシリコン単結晶薄膜の厚
さに相当し、後に製造すべき半導体デバイスの用途に応
じて決定する。
リコン結晶との選択研磨において、その研磨を終了させ
るためのストッパーとして機能させる電気的絶縁物を堆
積させ、ストッパーたる凸部を形成すべくパターニング
する。該電気的絶縁物の材料としては、上記機能を果し
得るものであればよく、例えば、5i02 、Si3
N、等が挙げられるが、シリコンウェハ上に形成された
前記絶縁物層と同じものでもかまわない。該電気的絶縁
物の厚さは、作製しようとするシリコン単結晶薄膜の厚
さに相当し、後に製造すべき半導体デバイスの用途に応
じて決定する。
次に、前記シリコンウェハ上の絶縁物層をエツチングし
、開口部を形成しシリコンウェハ表面を露出させる。こ
の工程は、通常のフォトリソグラフィーにより簡単に行
うことができ、エツチングはRIEでもウェットエツチ
ング法でも、いずれも適用できる。
、開口部を形成しシリコンウェハ表面を露出させる。こ
の工程は、通常のフォトリソグラフィーにより簡単に行
うことができ、エツチングはRIEでもウェットエツチ
ング法でも、いずれも適用できる。
前記開口部の大きさは、直径にして1μm以上が好まし
い。1μm未満であると後の選択成長時に結晶欠陥を形
成させ易く、製造したデバイスの電気的特性を劣化させ
る原因となったり、結晶がその開口部から成長しないと
いう場合が生じる。
い。1μm未満であると後の選択成長時に結晶欠陥を形
成させ易く、製造したデバイスの電気的特性を劣化させ
る原因となったり、結晶がその開口部から成長しないと
いう場合が生じる。
1μm以上であれば、シリコン結晶成長時の選択性も十
分にとれ、成長する結晶も面方位の揃った(すなわち基
板と同面方位)単結晶として成長する。開口部は大きく
ても成長時の選択性、結晶性という観点からは問題は生
じないが、後に選択酸化されて、酸化膜となってしまう
部分であり、シリコン単結晶薄膜のシリコンウェハ内に
占める割合を減らし、高集積化に対して不利な材料とな
るため開口部14は小さい方がよく、1μmから4μm
程度の大きさが望ましい。
分にとれ、成長する結晶も面方位の揃った(すなわち基
板と同面方位)単結晶として成長する。開口部は大きく
ても成長時の選択性、結晶性という観点からは問題は生
じないが、後に選択酸化されて、酸化膜となってしまう
部分であり、シリコン単結晶薄膜のシリコンウェハ内に
占める割合を減らし、高集積化に対して不利な材料とな
るため開口部14は小さい方がよく、1μmから4μm
程度の大きさが望ましい。
しかし、デバイス設計上、スクライブライン。
デバイス絶縁分離領域等、その部分を開口部として、シ
リコン単結晶を成長させても問題はなく、開口部の形状
は任意である。
リコン単結晶を成長させても問題はなく、開口部の形状
は任意である。
前記ストッパー及び開口部の形成の順序はいずれを先に
してもよく、上述とは逆に開口部を形成した後、ストッ
パーを形成しても何等問題は生じない。
してもよく、上述とは逆に開口部を形成した後、ストッ
パーを形成しても何等問題は生じない。
(III)i3の工程ては、前記シリコンウェハの表面
を露出させている前記開口部からシリコン単結晶の選択
エピタキシャル成長(5elective epita
xial growth、以下SEGという)を行う。
を露出させている前記開口部からシリコン単結晶の選択
エピタキシャル成長(5elective epita
xial growth、以下SEGという)を行う。
ここで重要なことは、前記絶縁物層上では結晶成長が起
きることはなく、開口部からのみ単結晶エピタキシャル
成長を起こさせる条件に設定することである。
きることはなく、開口部からのみ単結晶エピタキシャル
成長を起こさせる条件に設定することである。
結晶成長の条件は、まずガス系は、H2をキャリアガス
として、SiソースガスがS i CIL4゜5iHC
J13,5iH2CfL2等のクロロシラン系またはS
iH4,5i2Ha等のシラン系を用い、また、添加ガ
スとしてエツチング作用のあるHCfLガス等を用いる
。
として、SiソースガスがS i CIL4゜5iHC
J13,5iH2CfL2等のクロロシラン系またはS
iH4,5i2Ha等のシラン系を用い、また、添加ガ
スとしてエツチング作用のあるHCfLガス等を用いる
。
温度は使用するガスによフてその最適範囲が大きく異な
るが、通常800〜1200℃の範囲に設定する。
るが、通常800〜1200℃の範囲に設定する。
圧力は数Torrから250Torrの範囲内に設定す
るのが好ましく、より好ましくは80〜170Torr
の範囲にする。これは、圧力が低い場合には選択性が良
くなる反面、成長レートが遅くなり、圧力が高いと選択
性が悪くなるからである。なお、最適圧力は、使用する
ガス種、温度によって異なる。
るのが好ましく、より好ましくは80〜170Torr
の範囲にする。これは、圧力が低い場合には選択性が良
くなる反面、成長レートが遅くなり、圧力が高いと選択
性が悪くなるからである。なお、最適圧力は、使用する
ガス種、温度によって異なる。
さらに選択成長を続けると、開口部から上方向に成長し
てきたシリコン結晶が、前記絶縁物層上にもOverg
rowth成長し始める。この横方向成長を特にE L
O(Epitaxial Lateral Over
growth)という。このELO結晶は、ストッパー
である前記凸部に達するまで成長させる。
てきたシリコン結晶が、前記絶縁物層上にもOverg
rowth成長し始める。この横方向成長を特にE L
O(Epitaxial Lateral Over
growth)という。このELO結晶は、ストッパー
である前記凸部に達するまで成長させる。
(rV ) 第4の工程では、成長した前記シリコンウ
ェハ上の上方からシリコン選択研磨を行い、前記凸部の
表面にて、研磨を終了させる。これによりシリコン単結
晶薄膜を得ることができる。
ェハ上の上方からシリコン選択研磨を行い、前記凸部の
表面にて、研磨を終了させる。これによりシリコン単結
晶薄膜を得ることができる。
選択研磨の方法には、犬きく分けて2種類挙げられる。
1つは機械化学研磨法(メカノケミカルエツチング)、
1つは機械研磨法(メカニカルエッチング)である。
1つは機械研磨法(メカニカルエッチング)である。
前者は前記絶縁物層を5iOzにした場合、特殊な化学
研磨液を混入してStと5i02の研磨速度が著しく異
なることを利用した選択研磨法である(演目、連層、応
用物理学会誌;第56巻、第11号、1480頁、その
他)。
研磨液を混入してStと5i02の研磨速度が著しく異
なることを利用した選択研磨法である(演目、連層、応
用物理学会誌;第56巻、第11号、1480頁、その
他)。
上記方法は、具体的には、例えばエチレン・ジアミン・
ピロカテコールというアルカリ系溶液を用いてボリシン
グ布土で研磨することにより行われる。上記化学研磨液
はSiを5i(OH)、”として溶解するが、5iOz
には反応しないので、S i 02面を露出させたとこ
ろで研磨を終了させることができる。
ピロカテコールというアルカリ系溶液を用いてボリシン
グ布土で研磨することにより行われる。上記化学研磨液
はSiを5i(OH)、”として溶解するが、5iOz
には反応しないので、S i 02面を露出させたとこ
ろで研磨を終了させることができる。
一方、マスクをSi3N4等、モース硬度がSiより十
分に高い材料を使用するときは、機械研磨法を用いるこ
とができる(特願昭63−247819号)。該機械研
磨法は、Siと同等、もしくはそれより硬度が高く、S
i3N4よりも硬度の低い砥粒「コロイダル・シリカ」
を研磨剤として使用し、機械的に研磨するものである。
分に高い材料を使用するときは、機械研磨法を用いるこ
とができる(特願昭63−247819号)。該機械研
磨法は、Siと同等、もしくはそれより硬度が高く、S
i3N4よりも硬度の低い砥粒「コロイダル・シリカ」
を研磨剤として使用し、機械的に研磨するものである。
該コロイダル・シリカは硬度が低(Si、N、を研磨で
きないので、Si3N4面が露出したところで研磨を終
了させる。
きないので、Si3N4面が露出したところで研磨を終
了させる。
なお、コロイダル・シリカより硬度が高く、選択成長が
可能な絶縁物であれば、本発明の工程における機械研磨
用マスクとして用いることができる。
可能な絶縁物であれば、本発明の工程における機械研磨
用マスクとして用いることができる。
(V)第5の工程では、例えば選択酸化法(Lacos
)により開口部であってシリコン単結晶を成長させる種
子結晶となフた部分を選択的に酸化し、シリコンウェハ
と成長したシリコン単結晶を電気的に完全に絶縁分離す
る。
)により開口部であってシリコン単結晶を成長させる種
子結晶となフた部分を選択的に酸化し、シリコンウェハ
と成長したシリコン単結晶を電気的に完全に絶縁分離す
る。
この工程で熱酸化するシリコン層は、シリコンウェハ上
に形成した前記絶縁物層の厚さと、ストッパーとしての
電気的絶縁物の厚さの総和程度であり、高々数千人程度
である。シリコンの熱酸化膜は上方に約55%、下方に
約45%成長するとしても、全体で1μm程度の深さま
で酸化すれば充分である。
に形成した前記絶縁物層の厚さと、ストッパーとしての
電気的絶縁物の厚さの総和程度であり、高々数千人程度
である。シリコンの熱酸化膜は上方に約55%、下方に
約45%成長するとしても、全体で1μm程度の深さま
で酸化すれば充分である。
一方、高集積化を多少犠牲にして選択酸化領域を開口部
よりも大きめにとれば、ELOで形成されたシリコン!
[膜層を酸化するたけて基板との絶縁分離が可能となる
。
よりも大きめにとれば、ELOで形成されたシリコン!
[膜層を酸化するたけて基板との絶縁分離が可能となる
。
[実施例]
以下本発明の実施例について、第1図(a)〜(h)を
用いて本発明の実施例をさらに具体的に説明する。
用いて本発明の実施例をさらに具体的に説明する。
(第1実施例)
本実施例では、シリコンウェハとしては面方位が(10
0)でn型であり、抵抗率が1〜2Ω・Cm、直径が4
inchのものを用いた。第1図(a)に示すように、
シリコンウェハ11上に絶縁物層たる酸化膜層12を形
成すべく、該シリコンウェハ11をH2: 02=3I
l/mi n : 2JZ/ m i nの雰囲気中に
置き、温度を1000℃として、90分の間熱酸化させ
た。該熱酸化により酸化膜層12は、約03μmの厚み
に形成された。
0)でn型であり、抵抗率が1〜2Ω・Cm、直径が4
inchのものを用いた。第1図(a)に示すように、
シリコンウェハ11上に絶縁物層たる酸化膜層12を形
成すべく、該シリコンウェハ11をH2: 02=3I
l/mi n : 2JZ/ m i nの雰囲気中に
置き、温度を1000℃として、90分の間熱酸化させ
た。該熱酸化により酸化膜層12は、約03μmの厚み
に形成された。
次いで、前記酸化膜層12上に、LPCVD法により電
気的絶縁物たるSi、N、膜13を0゜15μm堆積さ
せた。この場合の堆積条件は5iH2cJ22 :NH
3=20secm+80sccm、0.3Torr、8
00℃下で45分間堆積を行なった。
気的絶縁物たるSi、N、膜13を0゜15μm堆積さ
せた。この場合の堆積条件は5iH2cJ22 :NH
3=20secm+80sccm、0.3Torr、8
00℃下で45分間堆積を行なった。
その後、第3図に示すような(断面図は第1図(b)参
照)パターンを形成するために通常の半導体プロセスで
行われているフォトリソグラフィー技術を用いて前記S
i3N4@13をエツチングした。該Si3N4@のエ
ツチングにはRIEを用いた。この場合のストッパーた
るSi3N4@13の凸部32のライン幅は10μmで
あり、該凸部32て囲まれた部分は1辺か50μmの正
方形とした。
照)パターンを形成するために通常の半導体プロセスで
行われているフォトリソグラフィー技術を用いて前記S
i3N4@13をエツチングした。該Si3N4@のエ
ツチングにはRIEを用いた。この場合のストッパーた
るSi3N4@13の凸部32のライン幅は10μmで
あり、該凸部32て囲まれた部分は1辺か50μmの正
方形とした。
さらに、第1図(C)に示すように、前記酸化膜12に
開口部14(第3図ては33)を形成すへ〈バターニン
グを行い、前記シリコンウェハ11表面が露出するまで
希HF溶液により前記酸化膜層12の一部をエツチング
した。このようにして形成された開口部14は、1辺2
μmの正方形パターンであり、前記313 N m 膜
13で作られた正方形ライン枠のほぼ中央に位置し、該
開口部を介して臨まされる露出部分は、シリコン臥結晶
成長の種子結晶となる。
開口部14(第3図ては33)を形成すへ〈バターニン
グを行い、前記シリコンウェハ11表面が露出するまで
希HF溶液により前記酸化膜層12の一部をエツチング
した。このようにして形成された開口部14は、1辺2
μmの正方形パターンであり、前記313 N m 膜
13で作られた正方形ライン枠のほぼ中央に位置し、該
開口部を介して臨まされる露出部分は、シリコン臥結晶
成長の種子結晶となる。
次に、第1図(d)に示すように、SEGを行って成長
結晶15を得ると共に、第1図(e)に示すように、E
LOを行い、60μm×60μm程度のシリコン単結晶
たるELO結晶15゛を得た。この場合の成長条件は以
下の通りである。
結晶15を得ると共に、第1図(e)に示すように、E
LOを行い、60μm×60μm程度のシリコン単結晶
たるELO結晶15゛を得た。この場合の成長条件は以
下の通りである。
5iH2Cu2・HCfl: H2
= 0.53j2 /min : L、S fl /m
in:100u /minの=囲気に置き、 温度990℃、圧力100Torr、成長時間70分と
した。
in:100u /minの=囲気に置き、 温度990℃、圧力100Torr、成長時間70分と
した。
続いて、第1図(f)に示すように、前記成長したEL
O結晶15°に前述したメカニカルポリッシングにより
選択研磨を施した。具体的には、SiO2のコロイダル
シリカ(平均粒径0.1μm)を含んだ加工液を用い、
通常用いられるシリコンウェハの表面研磨装置にて、圧
力3.6kg/cm2.温度30℃〜40℃の条件下で
研磨を行った。こうして、厚さ0.15μm5縦横長が
夫々50μmのシリコン単結晶層@16を得た。
O結晶15°に前述したメカニカルポリッシングにより
選択研磨を施した。具体的には、SiO2のコロイダル
シリカ(平均粒径0.1μm)を含んだ加工液を用い、
通常用いられるシリコンウェハの表面研磨装置にて、圧
力3.6kg/cm2.温度30℃〜40℃の条件下で
研磨を行った。こうして、厚さ0.15μm5縦横長が
夫々50μmのシリコン単結晶層@16を得た。
その後、第1図(g)に示すように、前記シリコン単結
晶薄膜16上に、前述したLPCVD法によりマスク用
のSi3N4膜17を0,15μmの厚みに堆積させ、
エツチングを施し、H2O2= 3 fl /min
: 2 j2 /minの雰囲気中で1000℃、8
時間の熱酸化を行った。これにより、第1図(h)に示
すように、シリコン単結晶成長の種子結晶となっていた
部分のみを選択的に約1μmだけ酸化して絶縁部18を
形成し、シリコン単結晶層膜16とシリコンウェハ11
とは電気的に完全に絶縁分離された。
晶薄膜16上に、前述したLPCVD法によりマスク用
のSi3N4膜17を0,15μmの厚みに堆積させ、
エツチングを施し、H2O2= 3 fl /min
: 2 j2 /minの雰囲気中で1000℃、8
時間の熱酸化を行った。これにより、第1図(h)に示
すように、シリコン単結晶成長の種子結晶となっていた
部分のみを選択的に約1μmだけ酸化して絶縁部18を
形成し、シリコン単結晶層膜16とシリコンウェハ11
とは電気的に完全に絶縁分離された。
第2図(a)は、開口部24に比べて広い領域にLOG
O3の領域を設定し、前記パターニング用のS i3
N4@25をバターニングした後の図であり、第2図(
b)は、前記ELOで得られたシリコン単結晶層@23
の厚さ程度の下方位置まで選択酸化し、シリコンウェハ
22との絶縁分離を行うようにした後の断面図である。
O3の領域を設定し、前記パターニング用のS i3
N4@25をバターニングした後の図であり、第2図(
b)は、前記ELOで得られたシリコン単結晶層@23
の厚さ程度の下方位置まで選択酸化し、シリコンウェハ
22との絶縁分離を行うようにした後の断面図である。
このように、LOGO3領域を開口部よりも大ぎめに設
定すると、高集積化を多少犠牲にすることにはなるが、
前記ELOで形成されたシリコン単結晶層の膜厚分を酸
化するだけてシリコンウェハとの絶縁分離が可能となる
。
定すると、高集積化を多少犠牲にすることにはなるが、
前記ELOで形成されたシリコン単結晶層の膜厚分を酸
化するだけてシリコンウェハとの絶縁分離が可能となる
。
(第2実施例)
本実施例では、シリコンウェハとして、(111)、(
211)方向に4°のオフセット角を有し、n型で、抵
抗率が2〜3Ω・Cm、直径か4インチのものを用いた
。
211)方向に4°のオフセット角を有し、n型で、抵
抗率が2〜3Ω・Cm、直径か4インチのものを用いた
。
第4図(a)に示すように、シリコンウェハ41はH2
02= 3 l/min: 2 fl/minの雰囲気
中に置かれ、1000℃で、150分の熱酸化を行い、
絶縁物層たる約05μmの酸化膜層42を形成した。
02= 3 l/min: 2 fl/minの雰囲気
中に置かれ、1000℃で、150分の熱酸化を行い、
絶縁物層たる約05μmの酸化膜層42を形成した。
次に、第4図(b)に示すように、フォトリソグラフィ
ー工程を2回行うことにより、シリコンウェハ41上の
前記酸化膜層42の周囲に凸部及びその中央部に開口部
43を形成した。続いてエツチングは希HF7g?(t
によるウェットエツチングを行なった。
ー工程を2回行うことにより、シリコンウェハ41上の
前記酸化膜層42の周囲に凸部及びその中央部に開口部
43を形成した。続いてエツチングは希HF7g?(t
によるウェットエツチングを行なった。
この場合、第5図に示すように、周囲部の凸部51のラ
イン幅は約10μm、その凸部のラインの内側に50μ
m×50μmのデバイス作成領域を設け、その中央部に
幅5μmの凹部、すなわちシリコンウェハ11の表面を
露出させるための開!部52をライン状に作成した。
イン幅は約10μm、その凸部のラインの内側に50μ
m×50μmのデバイス作成領域を設け、その中央部に
幅5μmの凹部、すなわちシリコンウェハ11の表面を
露出させるための開!部52をライン状に作成した。
続いて、第4図(C)に示すように、シリコンウェハ表
面のSEG及びELOを行いシリコン単結晶44を得た
。この場合の成長条件は以下の通りとした。
面のSEG及びELOを行いシリコン単結晶44を得た
。この場合の成長条件は以下の通りとした。
S i H2Cl12:HC氾 H2
= 0.50ffi /min : 2.6 Il/m
in:1001 /a+inの雰囲気で、温度を103
0℃、圧力を1oOTorr 、成長時間を 100分
とした。
in:1001 /a+inの雰囲気で、温度を103
0℃、圧力を1oOTorr 、成長時間を 100分
とした。
第4図(d)!、:示すように、成長したシリコン!結
晶44に第1実施例で示したメカニカルポリッシングと
同様にして選択研磨を施し、厚さ約01μm程度のシリ
コン単結晶薄膜45を得た。
晶44に第1実施例で示したメカニカルポリッシングと
同様にして選択研磨を施し、厚さ約01μm程度のシリ
コン単結晶薄膜45を得た。
さらに、第4図(e)に示すように、LOGOSにより
、前記ライン状の開口部43の上部のシリコン単結晶4
5を選択的に酸化して絶縁部46を形成した。
、前記ライン状の開口部43の上部のシリコン単結晶4
5を選択的に酸化して絶縁部46を形成した。
この場合、LOGOSの領域をライン幅よりも大きくと
り、10μmとしているが、上記第1実施例の説明でも
記述したように、LOGOSにより形成された絶縁部4
6の膜厚は0.3μmでも下地のシリコンウェハ41と
完全に絶縁分離された。
り、10μmとしているが、上記第1実施例の説明でも
記述したように、LOGOSにより形成された絶縁部4
6の膜厚は0.3μmでも下地のシリコンウェハ41と
完全に絶縁分離された。
LOGOSのためのマスク形成は、上記第1実施例の場
合と同様にSi3N4膜であり、また該Si3N、膜の
堆積条件、エツチング条件も前述したと同様の条件で行
なった。
合と同様にSi3N4膜であり、また該Si3N、膜の
堆積条件、エツチング条件も前述したと同様の条件で行
なった。
また、LOGOSにおける。酸化条件は、H2: 02
= 3 + 2 fL/ minの雰囲気中で、10
00℃、80分間とする。
= 3 + 2 fL/ minの雰囲気中で、10
00℃、80分間とする。
[発明の効果]
以上のように、請求項1の発明によれば、デバイス作成
上充分に大きな領域を有し、方位が完全に揃ったシリコ
ン単結晶薄膜をシリコンウェハとは電気的に完全に分離
した状態で形成することが可能となる。
上充分に大きな領域を有し、方位が完全に揃ったシリコ
ン単結晶薄膜をシリコンウェハとは電気的に完全に分離
した状態で形成することが可能となる。
しかも、請求項1の発明によれば、SoSやSIMOX
、 レーザー溶融再結晶法のような絶縁物上に単結晶を
形成してSOI構造を作製する他の方法よりもはるかに
安価で、容易にSOI基板を得ることが可能となる。
、 レーザー溶融再結晶法のような絶縁物上に単結晶を
形成してSOI構造を作製する他の方法よりもはるかに
安価で、容易にSOI基板を得ることが可能となる。
シリコン単結晶薄膜の結晶性もSO3,SIMOX、レ
ーザー溶融再結晶法と比較して同等以上であり、シリコ
ン単結晶薄膜の厚さをシリコンウェハの面内において、
1000人程度0範囲で均一に制御できるため、その後
のプロセスにおいて、1000Å以下の薄膜の形成も可
能であり、SOI構造の長所に加え、短チヤネル効果の
抑制、サブスレッショルド特性の改善、高速動作という
SOI薄膜効果の特徴を有するデバイスを作成すること
も容易である。
ーザー溶融再結晶法と比較して同等以上であり、シリコ
ン単結晶薄膜の厚さをシリコンウェハの面内において、
1000人程度0範囲で均一に制御できるため、その後
のプロセスにおいて、1000Å以下の薄膜の形成も可
能であり、SOI構造の長所に加え、短チヤネル効果の
抑制、サブスレッショルド特性の改善、高速動作という
SOI薄膜効果の特徴を有するデバイスを作成すること
も容易である。
さらに、請求項2の発明によれば、ELOで形成された
シリコン単結晶層を酸化するだけでシリコンウェハとの
絶縁分離が可能となる。
シリコン単結晶層を酸化するだけでシリコンウェハとの
絶縁分離が可能となる。
第1図(a)〜(h)は本発明の第1の実施例に係る作
製方法を説明する工程図、第2図は選択酸化の他の実施
例を示す図であり、第2図(a)は選択酸化のマスク形
成時を示す断面図、第2図(b)は絶縁物の形成時を示
す断面図、第3図は凸部及び開口部のパターンの一例を
示す斜視図、第4図は第1図(a)〜(h)は本発明の
第2実施例に係る作製方法を説明する工程図、第5図は
凸部及び開口部のパターンの他の例を示す斜視図である
。 7 25・・・Si、N4 膜。 (符号の説明) 11.21.41・・・シリコンウェハ、12.42・
・・酸化膜層、 13・・・;気的絶縁物 14.24,33.43.52・・・開口部、32.5
1・・・凸部、 18.26.46・・・絶縁部、 16.23.45・・・シリコン単結晶薄膜、第 2 図 第 図
製方法を説明する工程図、第2図は選択酸化の他の実施
例を示す図であり、第2図(a)は選択酸化のマスク形
成時を示す断面図、第2図(b)は絶縁物の形成時を示
す断面図、第3図は凸部及び開口部のパターンの一例を
示す斜視図、第4図は第1図(a)〜(h)は本発明の
第2実施例に係る作製方法を説明する工程図、第5図は
凸部及び開口部のパターンの他の例を示す斜視図である
。 7 25・・・Si、N4 膜。 (符号の説明) 11.21.41・・・シリコンウェハ、12.42・
・・酸化膜層、 13・・・;気的絶縁物 14.24,33.43.52・・・開口部、32.5
1・・・凸部、 18.26.46・・・絶縁部、 16.23.45・・・シリコン単結晶薄膜、第 2 図 第 図
Claims (5)
- (1)シリコン基板上に、絶縁物層を形成する第1の工
程と、 該絶縁物層に開口部を形成すると共に、選択研磨のスト
ッパーとなりうる凸部を形成する第2の工程と、 前記開口部より、前記絶縁物層上にシリコン単結晶を選
択エピタキシャル成長させる第3の工程と、 選択研磨により前記成長させたシリコン単結晶を、前記
凸部領域まで研磨する第4の工程と、前記開口部上のシ
リコン単結晶を選択酸化し前記シリコンン基板と前記シ
リコン単結晶とを絶縁分離する第5の工程とを含むこと
を特徴とするシリコン単結晶薄膜の作製方法。 - (2)前記選択酸化により酸化されるシリコンの領域は
、前記開口部よりも広い範囲に設定されている請求項1
に記載のシリコン単結晶薄膜の作製方法。 - (3)前記絶縁物層と前記ストッパーとなりうる凸部は
、異なる材料から成る請求項1に記載のシリコン単結晶
薄膜の作製方法。 - (4)前記絶縁物層と前記ストッパーとなりうる凸部は
、同じ材料から成る請求項1に記載のシリコン単結晶薄
膜の作製方法。 - (5)前記開口部は、直径が1μm以上4μm以下であ
る請求項1に記載のシリコン単結晶薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9477990A JPH03292723A (ja) | 1990-04-10 | 1990-04-10 | シリコン単結晶薄膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9477990A JPH03292723A (ja) | 1990-04-10 | 1990-04-10 | シリコン単結晶薄膜の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03292723A true JPH03292723A (ja) | 1991-12-24 |
Family
ID=14119580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9477990A Pending JPH03292723A (ja) | 1990-04-10 | 1990-04-10 | シリコン単結晶薄膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03292723A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506669B1 (en) | 1998-06-30 | 2003-01-14 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a thin film transistor |
| JP2007141902A (ja) * | 2005-11-15 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法およびsoi基板 |
| JP2007221144A (ja) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | 単結晶基板及びその製造方法 |
| JP2013166689A (ja) * | 2012-02-15 | 2013-08-29 | Imec | 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 |
-
1990
- 1990-04-10 JP JP9477990A patent/JPH03292723A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506669B1 (en) | 1998-06-30 | 2003-01-14 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a thin film transistor |
| US6534353B1 (en) | 1998-06-30 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a thin-film transistor |
| JP2007141902A (ja) * | 2005-11-15 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法およびsoi基板 |
| JP2007221144A (ja) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | 単結晶基板及びその製造方法 |
| JP2013166689A (ja) * | 2012-02-15 | 2013-08-29 | Imec | 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030102469A1 (en) | Semiconductor device and method therefor | |
| JPH0449251B2 (ja) | ||
| CN100444323C (zh) | 形成晶格调制半导体基片 | |
| JP2670442B2 (ja) | 結晶の形成方法 | |
| JP2004103855A (ja) | 基板及びその製造方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| JPS63119218A (ja) | 半導体基材とその製造方法 | |
| US5320907A (en) | Crystal article and method for forming same | |
| US7749817B2 (en) | Single-crystal layer on a dielectric layer | |
| KR100596093B1 (ko) | 에스오아이 웨이퍼의 제조 방법 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| EP0486066B1 (en) | Method for forming crystal article | |
| KR20000028680A (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPH0480922A (ja) | 結晶物品の形成方法 | |
| EP0365166B1 (en) | Crystal article and method for forming same | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPS6388821A (ja) | 気相成長方法 | |
| JPS63239932A (ja) | 結晶の形成方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH03125459A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JP3053678B2 (ja) | 半導体装置の製造方法 |