JPH0329332A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0329332A JPH0329332A JP1160797A JP16079789A JPH0329332A JP H0329332 A JPH0329332 A JP H0329332A JP 1160797 A JP1160797 A JP 1160797A JP 16079789 A JP16079789 A JP 16079789A JP H0329332 A JPH0329332 A JP H0329332A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- copper foil
- semiconductor device
- carrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
《産業上の利用分野)
本発明は、ボンディングパッドを有する半導体素子を固
定する半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] <<Industrial Application Field> The present invention relates to a semiconductor device for fixing a semiconductor element having bonding pads.
(従来の技術〉
近年メモリーカードの大容昂化に対応し、多数個の半導
体素子の六リ形かつ高密度の実装が要求されてきている
。この様なメモリーカードヘ半導体素子を実装づる場合
、例えば予め銅箔を■ツヂング形成したテープ状フィル
ムに半導体素子をインナーリード接続してなる半導体装
置(キャリアフィルム)によって、半導体素子を回路雄
板に実装する方法がある。(Prior art) In response to the increase in the size of memory cards in recent years, there has been a demand for high-density mounting of a large number of semiconductor elements in a hexagonal shape.When mounting semiconductor elements on such memory cards, For example, there is a method of mounting a semiconductor element on a male circuit board using a semiconductor device (carrier film) in which a semiconductor element is connected by inner leads to a tape-like film on which copper foil is previously formed.
上記半導体装置(キャリアフィルム〉の従来の構成を第
6図を用いて説明づる。The conventional structure of the above semiconductor device (carrier film) will be explained with reference to FIG.
第6図において、61はキャリアフィルムである。この
キャリアフィルム61には、予め銅泊リード62が半導
体素子63搭載部を除いて形成されている。半導体索子
63は、これら複数の銅箭リード62の端部64近傍に
ボンディングパッド65が位ffilるように、上記キ
ャリアフィルム61上に接着等の手段によって固定され
る。そして、銅箔リード62の端部64とボンディング
パッド65は、ワイヤ66によって接続される(インナ
ーリード接続〉。なお、銅箔リード62の端部64から
所定長だけ離れて、キャリアフイルム61を穿ってアウ
ターリードカット用孔67が形或ざれている。In FIG. 6, 61 is a carrier film. Copper leads 62 are formed in advance on this carrier film 61 except for the area where the semiconductor element 63 is mounted. The semiconductor cable 63 is fixed onto the carrier film 61 by means such as adhesive so that the bonding pad 65 is positioned near the end 64 of the plurality of copper wire leads 62. Then, the end 64 of the copper foil lead 62 and the bonding pad 65 are connected by a wire 66 (inner lead connection). A hole 67 for cutting an outer lead is formed.
第7図は第6図の半導体装置をの%J造工程を説明づる
説明図である。FIG. 7 is an explanatory diagram illustrating the manufacturing process of the semiconductor device of FIG. 6.
第7図において、(a)は銅箔リード形或済キャリアフ
ィルム、(b)は半導体素子ボンディング済みキャリア
フィルム、(C)は完成品としてのキャリアフイルムを
それぞれ示す。In FIG. 7, (a) shows a copper foil lead type carrier film, (b) shows a carrier film to which a semiconductor element has been bonded, and (C) shows a carrier film as a finished product.
このように半導体素子63を供給するキャリアフィルム
61は、第7図(b)に示すように銅箔リード62の端
部(インナーリード接続部)64が半導体素子62の外
側に位置するので、ワイヤー66は半導体素子62の内
側にあるボンディングパッド65から外側に引出し、銅
箔リード62のインナーリード接続部64に接続される
。次に、半導体素子63のボンディングバツド65を形
成した面及びその周辺部(インナーリード接続部64、
金線66を含む)は、第7図(C)に示すように、防湿
用樹脂68が塗布される。The carrier film 61 for supplying the semiconductor element 63 in this manner is arranged so that the end portion (inner lead connection portion) 64 of the copper foil lead 62 is located outside the semiconductor element 62 as shown in FIG. 66 is drawn out from the bonding pad 65 inside the semiconductor element 62 and connected to the inner lead connection portion 64 of the copper foil lead 62 . Next, the surface of the semiconductor element 63 where the bonding pad 65 is formed and its surrounding area (inner lead connection portion 64,
(including the gold wire 66) is coated with a moisture-proofing resin 68, as shown in FIG. 7(C).
第8図は上記ワイヤを接続した状態の第7図の部分八の
拡大図である。FIG. 8 is an enlarged view of part 8 of FIG. 7 with the wires connected.
この図に示すように、ワイヤ66には、例えば、金線を
用いる場合がある。金線によるボールボンディングした
ボンデイングパツド65のパッド而65aには、金ボー
ル71が形成され、銅箔り−ド62のインナー接続部6
4には、金リード部72の一端が圧着によって接続され
る。しかしながら第8図のワイヤーボンディング方法は
ボンディングパツド65と金ボール71の接続部より金
リード部72と銅箔リード接続部64が低い位置になる
ため、一度上方に延出したワイヤ66を下方に延出する
際に、金ボール71と金リード部72の間のネック部7
3には応力がかかり、ll7i線を起こす恐れがある。As shown in this figure, the wire 66 may be made of, for example, a gold wire. A gold ball 71 is formed on the pad 65a of the bonding pad 65 which is ball-bonded with gold wire, and the inner connection portion 6 of the copper foil bond 62 is formed on the pad 65a.
4 is connected to one end of the gold lead portion 72 by crimping. However, in the wire bonding method shown in FIG. 8, the gold lead part 72 and the copper foil lead connection part 64 are located at a lower position than the connection part between the bonding pad 65 and the gold ball 71, so the wire 66 that once extended upward is moved downward. When extending, the neck portion 7 between the gold ball 71 and the gold lead portion 72
3 is subjected to stress, which may cause the ll7i line.
このため、ボンディングループ(パッド面から回ってパ
ッド面と同じ高さにもどるまでの円形部)の高さh1が
0.2m程度にしか低くできず、キャリアフィルム切断
後の半導体素子の高さを大きくしてしまう。For this reason, the height h1 of the bonding loop (the circular part that rotates from the pad surface until it returns to the same height as the pad surface) can be reduced to only about 0.2 m, which reduces the height of the semiconductor element after cutting the carrier film. Make it bigger.
また、第6図のような半導体素子をアウターリード接続
すると第9図のようになる。Further, when a semiconductor element as shown in FIG. 6 is connected with an outer lead, the result is as shown in FIG. 9.
第9図は、第6図において一点破線の部分で銅箔リード
62を切断し、切断した端部69を所定形状にフォーミ
ングしさらに回路基板に実装したものである。この様な
アウターリード接続においては、上述した銅箔リードの
インナーリード接続部64が″Jf導体素子の外側にあ
るためキャリアフィルム61を半導体素子63の外周縁
61′に残さなければならない。In FIG. 9, the copper foil lead 62 is cut along the dotted line in FIG. 6, the cut end 69 is formed into a predetermined shape, and then mounted on a circuit board. In such an outer lead connection, the carrier film 61 must be left on the outer periphery 61' of the semiconductor element 63 because the inner lead connection portion 64 of the copper foil lead described above is located outside the Jf conductor element.
この様な外周縁61′が残っていることは、半導体素子
63を近接して配設することが拒まれ実装密度の低下を
招く。第9図で外周縁61′の幅D2が小ざいことが要
求される。しかしながら、フォーミングのための幅D1
とキャリアフィルムの半導体素子外周縁61′の幅D2
を含めた幅D3を狭めることは製造上困難である。The remaining outer peripheral edge 61' prevents the semiconductor elements 63 from being disposed close to each other, resulting in a reduction in packaging density. In FIG. 9, the width D2 of the outer peripheral edge 61' is required to be small. However, the width D1 for forming
and the width D2 of the semiconductor element outer peripheral edge 61' of the carrier film.
It is difficult in manufacturing to narrow the width D3 including the width D3.
(発明が解決しようとつる課題〉
前記した従来の半導体装置では、半導体素子の周辺にキ
ャリアフィルムを残す形となり、回路基板に実装する際
に、実装密度を小さくするという問題と、ボンディング
パッドと金ボールの接合部のワイヤがループ状になり、
キャリアフイルムの厚みとjtに、実装時の厚みが大き
くなるという問題が有った。(Problems that the invention is trying to solve) In the conventional semiconductor device described above, a carrier film is left around the semiconductor element, and when it is mounted on a circuit board, there is a problem of reducing the packaging density, and the bonding pad and metal The wire at the joint of the ball becomes a loop,
There was a problem with the thickness and jt of the carrier film that the thickness at the time of mounting became large.
そこで本発明は、上記の問題点を除去し、高密度薄形実
装の半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to eliminate the above-mentioned problems and provide a semiconductor device with high-density and thin packaging.
[発明の構成]
(i!1題を解決するための手段)
本発明は、ボンディングパッドをイIする半導体素子を
固定する半導体装買において、ベース部材は、予め銅箔
リードが形或されると共に、上記ボンディングバッドに
対応した部分に開孔部が形成され、上記ボンディングパ
ッド形成面を上記銅箔リード形成面とは反対側の面に接
着固定している。そして、ワイヤ番よ、上記銅箔リード
と上記ボンディングパッドを電気的に接続することを特
徴とする。[Structure of the Invention] (Means for Solving Problem i!1) The present invention provides a semiconductor device for fixing a semiconductor element with a bonding pad, in which a base member has copper foil leads formed in advance. At the same time, an opening is formed in a portion corresponding to the bonding pad, and the bonding pad forming surface is adhesively fixed to the surface opposite to the copper foil lead forming surface. The wire number is characterized by electrically connecting the copper foil lead and the bonding pad.
(作用)
この様な構成によれば、半導体素子の内側にベース部材
が残り、そのベース部材上に銅箔り−ドのインナーリー
ド部を形成することで、半導体素子の周囲にベース部材
が残らない。これにより、半導体素子同志の間隔を従来
より狭小にして取り付けられるので、より高密度の実装
が可能となる。(Function) According to this configuration, the base member remains inside the semiconductor element, and by forming the copper foil inner lead portion on the base member, the base member does not remain around the semiconductor element. do not have. This allows the semiconductor elements to be mounted with narrower spacing than before, allowing higher-density packaging.
また、インナーリード接続する場合、ボンfイングパツ
ドとワイヤの接合部よりもワイヤと銅箔リードの接合部
の方が高い位置にあるので、半導体装置上方に突出する
ボンディングループの高さを低くづることができる。こ
れにより、半導体装置の薄形化が可能である。In addition, when making inner lead connections, the bonding loop that protrudes above the semiconductor device should be lower in height since the bonding area between the wire and the copper foil lead is located higher than the bonding pad and the wire. I can do it. This allows the semiconductor device to be made thinner.
(実施例〉 以下、本発明の実施例を図面を参照して説明づる。(Example> Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明に係る半導体装置の一実施例をを示ず平
而図である。FIG. 1 is a plain view, not showing an embodiment of a semiconductor device according to the present invention.
第1図において、11は厚さ約0.1agのベース部材
(キャリアフィルム)、12は銅箔リード、13は半導
体素子、14は上記銅箭リードの端部、15は上記半導
体素子13のボンディングバッドである。In FIG. 1, 11 is a base member (carrier film) with a thickness of about 0.1ag, 12 is a copper foil lead, 13 is a semiconductor element, 14 is an end of the copper wire lead, and 15 is a bonding member for the semiconductor element 13. It's bad.
上記キャリアフィルム11には、上記ボンディングパッ
ド15に対応した部分に開孔部するが形成されている。The carrier film 11 has openings formed in portions corresponding to the bonding pads 15 .
そして、キャリアフィルム11の銅箔リード12形成面
とは反対側の面に、上記半導体素子13のボンディング
パッド15形成面を接着固定している。Then, the surface of the semiconductor element 13 on which the bonding pads 15 are formed is adhesively fixed to the surface of the carrier film 11 opposite to the surface on which the copper foil leads 12 are formed.
キャリアフィルム11の上面に形成した2群の金メッキ
済の銅箔リード12.12の端部(インナーリード接続
部)14.14は、半導体索子13のボンディングパッ
ド列15.15より内側に設けてあり、銅箔リード12
のインナーリード接続部14から隣合うボンディングバ
ッド15の間を通って半導体素子13の外側のアウター
リード部17に延出している。これら各組のボンディン
グパッド15は、インナーリード接続部14にワイヤ1
8を介して接続(インナーリード接続)されている。そ
して上記アウターリード部17には、キャリアフィルム
11を切抜いたアウターリードカット用孔19が穿設さ
れている。さらに、このアウターリードカット用孔19
と前記開孔部するは連通している;
第2図は第1図の半導体装置の製造工程を説明づる説明
図である。The ends (inner lead connection parts) 14.14 of the two groups of gold-plated copper foil leads 12.12 formed on the upper surface of the carrier film 11 are provided inside the bonding pad rows 15.15 of the semiconductor cable 13. Yes, copper foil lead 12
It extends from the inner lead connecting portion 14 to the outer lead portion 17 on the outside of the semiconductor element 13 through between adjacent bonding pads 15 . Each of these sets of bonding pads 15 connects a wire 1 to the inner lead connection portion 14.
8 (inner lead connection). In the outer lead portion 17, an outer lead cutting hole 19 is formed by cutting out the carrier film 11. Furthermore, this outer lead cutting hole 19
and the opening are in communication; FIG. 2 is an explanatory diagram illustrating the manufacturing process of the semiconductor device of FIG. 1.
第2図において、(a)は銅箔リード形或済キャリアフ
ィルム、(b)は半導体素子ボンディング済みキャリア
フィルム、(C)は完成品としてのキ1Iリアフィルム
をそれぞれ示づ。In FIG. 2, (a) shows a copper foil lead type carrier film, (b) shows a carrier film with semiconductor elements bonded thereto, and (C) shows a finished product of a rear film.
半導体装置の製造工程において、まず、キャリアフィル
ム11にレジスト塗布、感光、現像を行った後、エッヂ
ング法によって銅箔リード(パターン)12を形成し、
その後レジスト剥離して、第2図(a)に示す、銅箔リ
ード形成済みキャリアフィルム31を作或ずる。In the manufacturing process of a semiconductor device, first, a carrier film 11 is coated with a resist, exposed to light, and developed, and then a copper foil lead (pattern) 12 is formed by an etching method.
Thereafter, the resist is removed to produce a carrier film 31 with copper foil leads formed thereon, as shown in FIG. 2(a).
次に、第2図(b)に示すようにキャリアフィルム11
の半導体索子13取り付け部11aの銅箔リード12形
成面の反対面に、半導体索子13のボンディングバッド
15形成面を銀糸の導電性接着剤32を介して接着する
。さらに、銅箔り一ド12のインナーリード部14はボ
ンディングパッド15をワイヤ18を介して接続(イン
ナーリード接続)する。Next, as shown in FIG. 2(b), the carrier film 11
The surface of the semiconductor cord 13 on which the bonding pad 15 is formed is adhered to the surface of the semiconductor cord 13 attaching portion 11a opposite to the surface on which the copper foil lead 12 is formed, via a silver thread conductive adhesive 32. Further, the inner lead portion 14 of the copper foil board 12 is connected to the bonding pad 15 via a wire 18 (inner lead connection).
続いて、第2図(C)に示すように、半導体索子13の
ボンディングパッド15形成而(ワイヤ18、インナー
リード接続部14を含む)にエボキシ系熱硬化樹脂33
を塗布している。これによって、半導体素子13の機械
的保護及び防湿処理をしている。Subsequently, as shown in FIG. 2(C), an epoxy thermosetting resin 33 is applied to the bonding pad 15 (including the wire 18 and the inner lead connection portion 14) of the semiconductor cable 13.
is applied. Thereby, the semiconductor element 13 is mechanically protected and moisture-proofed.
第3図は第2図の部分Bの拡大図である。この図に示す
ように、41は金ボール、42&よ金線リード部である
。半導体累子13のボンディングバッド15上に(よ金
ボール41を形成し、この金ボール41より金線リード
部42を延出して銅箭リードのインナーリード接続部1
4にインナーリード接続している。この場合、ボンディ
ングパッド15と金ボール41の接合部よりも金線リー
ド部42とインブーリード接続部14の接合部の方が高
い位置にあるので、一度上方に向かった金線リード部4
2を下方に延出する際に形成されるボンディングループ
43の曲率をあまり大きしなく(もよく、そのため、金
線リード部42を下方に延出する際に金ボール41と金
線リード部42の間のネック部44にはあまり応力がか
からない。さらに、キャリアフィルム11上に突出する
ボンディングループの高さh11をh 11= 0 .
1 mm程度にすることができ、単板圧h 12=
0 . 1 rmとチップ圧i 13= 0 . 4
5mtsを含めた総合圧h14はh14一0.65#
lffiとなる。これによって、第1図の従来の総合圧
より0.1rMR小くなり、半導体装置の蒲形化が可能
となる。FIG. 3 is an enlarged view of part B of FIG. As shown in this figure, 41 is a gold ball, 42 & a gold wire lead portion. A gold ball 41 is formed on the bonding pad 15 of the semiconductor element 13, and a gold wire lead portion 42 is extended from the gold ball 41 to form the inner lead connection portion 1 of the copper lead.
The inner lead is connected to 4. In this case, since the joint between the gold wire lead part 42 and the inbu lead connection part 14 is located at a higher position than the joint between the bonding pad 15 and the gold ball 41, the gold wire lead part 4
The curvature of the bonding loop 43 formed when extending the gold wire lead part 42 downward is not made too large. Therefore, when the gold wire lead part 42 is extended downward, Not much stress is applied to the neck portion 44 between the two.Furthermore, the height h11 of the bonding loop protruding onto the carrier film 11 is set to h11=0.
It can be made about 1 mm, and the veneer pressure h 12=
0. 1 rm and tip pressure i13=0. 4
The total pressure h14 including 5mts is h14-0.65#
It becomes lffi. As a result, the total pressure becomes 0.1 rMR lower than the conventional total pressure shown in FIG. 1, and it becomes possible to form a semiconductor device into a mold.
上記半導体装置は、銅箔リード12を第1図及び第2図
(C)の一点鎖線で示す位圓で切断し、キャリアフィル
ム11も第1図の一点鎖線で示す位冑て切断する。切断
された際の残ったキャリアフィルム11′は、ほとんど
半導体素子の外周にはみだしていない。その後、銅箔リ
ードするのリードフォーミングを行い キャリアフィル
ム11′を反転して、回路基板に実装している。In the above semiconductor device, the copper foil lead 12 is cut at the angle shown by the dashed line in FIGS. 1 and 2(C), and the carrier film 11 is also cut at the angle shown by the dashed line in FIG. The carrier film 11' remaining after cutting hardly protrudes to the outer periphery of the semiconductor element. Thereafter, copper foil leads are formed, the carrier film 11' is reversed, and the circuit board is mounted.
第4図は第2図の半導体装置を回路基板に実装した状態
を示す側面図である。FIG. 4 is a side view showing the semiconductor device of FIG. 2 mounted on a circuit board.
この図に示づように、リードフオーミングされた銅箔リ
ード12は、回路基板34の接続部35に半田36を用
いて半田付け接続(アウターリード接続〉している。こ
こで、アウターリード部17の勺法D11=1.5間、
インナーリード接続部14の先端から半導体素子13の
側面までの勺法[)12=2.C)sとなっている。こ
のうち、半導体素子13の外側に突出するのはアウター
リード部17だけである。これによって、半導体素子の
高密度実装の実装が可能となる。As shown in this figure, the lead-formed copper foil lead 12 is soldered (outer lead connection) to the connection part 35 of the circuit board 34 using solder 36. Here, the outer lead part 17's law D11 = 1.5,
The distance from the tip of the inner lead connecting portion 14 to the side surface of the semiconductor element 13 [)12=2. C) It is s. Of these, only the outer lead portion 17 protrudes to the outside of the semiconductor element 13. This enables high-density packaging of semiconductor elements.
なお、上記実施例は、2辺にボンデイングパッドが形成
された半導体素子について説明したが4つの辺にボンデ
イングパツドが形或された半導体素子について適用して
も同様の効果があることは明らかである。Although the above embodiment describes a semiconductor device in which bonding pads are formed on two sides, it is clear that the same effect can be obtained even when applied to a semiconductor device in which bonding pads are formed on four sides. be.
第5図は本発明に係る他の実施例を示寸半導体装隨の平
面図である。FIG. 5 is a plan view of a semiconductor device showing another embodiment of the present invention.
第5図において、51はキャリアフイルムである。52
は銅箔リード、53は半導体素子、54は銅箔リード5
2先端のインナーリード接続部、55は半導体素子53
に設けられたボンデイングパッドである。In FIG. 5, 51 is a carrier film. 52
5 is a copper foil lead, 53 is a semiconductor element, and 54 is a copper foil lead 5.
2 inner lead connection part at the tip, 55 is a semiconductor element 53
This is a bonding pad installed in the
キャリアフィルム51のボンデイングパツド55に相当
づる部分には、開孔部56が設けられている。キャリア
フイルム51の上面に形成した2群の金メッ4二済の銅
箭リード52.52のインナーリード接続部54.54
は、半導体素子53のボンディングパツド55.55よ
り内側に設けてあり、銅箔リード52.52は、このイ
ンナーリード接続部54.54からボンデイングパツド
55の形或されていない辺を通って、半導体素子53外
側の7ウターリード部57に廷出している。An opening 56 is provided in a portion of the carrier film 51 corresponding to the bonding pad 55. Inner lead connection portions 54 and 54 of two groups of gold-plated copper leads 52 and 52 formed on the upper surface of the carrier film 51
is provided inside the bonding pad 55.55 of the semiconductor element 53, and the copper foil lead 52.52 passes from this inner lead connection portion 54.54 through the unshaped side of the bonding pad 55. , is exposed at the seventh outer lead portion 57 on the outside of the semiconductor element 53.
これら各組のボンデイングパツド55にワイヤ58を介
して接統(インナーリード接続)ざれている。そして、
上記アウターリード部57には、キャリアフイルムを切
抜いたアウターリードカット用孔59が穿設されている
。Each set of bonding pads 55 is connected via a wire 58 (inner lead connection). and,
The outer lead portion 57 has an outer lead cutting hole 59 formed by cutting out the carrier film.
このような構成においても、インナーリード接続部54
を半導体素子53の内側にとることができ、インナーリ
ード接続する場合、ボンデイングパッド55と金ボール
の接合部よりも企リード部とインナーリード接続部54
の接合部の方が高い位置にあるので、第1図の実施例と
同様の効果が得られる。また、第5図の実施例はボンデ
ィングパッドのピッチ間隔が狭い半導体素子のものに6
適用することができる。Even in such a configuration, the inner lead connection portion 54
can be placed inside the semiconductor element 53, and when making an inner lead connection, the lead part and the inner lead connection part 54 can be connected to each other rather than the joint part between the bonding pad 55 and the gold ball.
Since the joint portion is located at a higher position, the same effect as in the embodiment shown in FIG. 1 can be obtained. In addition, the embodiment shown in FIG.
Can be applied.
また、第1図の実施例において、ベース部材11には、
キャリアフイルム以外にも、別の部材(例えば通常の回
路基板〉を用いて、回路填板に直接実装するような構成
にしてもよい。Further, in the embodiment shown in FIG. 1, the base member 11 includes:
In addition to the carrier film, another member (for example, a normal circuit board) may be used to directly mount the circuit board on the circuit board.
[発明の効果]
以上述べた様に本発明によれば、ワイヤボンディング法
の工程を複雑にすることなく、従来よりも高密度の実装
が可能である。ざらに才導体装置の薄形化も可能である
。[Effects of the Invention] As described above, according to the present invention, higher density packaging than before is possible without complicating the wire bonding process. It is also possible to make the conductor device thinner.
第1図は本発明に係る半導体装t7の一実施例をを示す
平面図、第2図は第1図の半導体装置の製造工程を説明
する説明図、第3図(よ第2図の部分Bの拡大図、第4
図は第2図の半導体装置を回路基板に実装した状態を示
す側面図、第5図は本発明に係る他の実施例を示す半導
体装首の平面図、第6図は従来の半導体装置を説明する
平面図、第7図は第6図の半導体装置の製造工程を説明
する説明図、第8図は第7図の部分Aの拡大図、第9図
{よ第6図の半導体装円を回路基板に実装した状態を示
す側面図である。
11・・・キャリアフィルム、12・・・銅箔リード、
13・・・半導体素子、
14・・・インナーリード接続部、
15・・・ボンディングパッド、する・・・開孔部、1
7・・・アウターリード部、19・・・ワイヤ。FIG. 1 is a plan view showing an embodiment of the semiconductor device t7 according to the present invention, FIG. 2 is an explanatory diagram explaining the manufacturing process of the semiconductor device shown in FIG. Enlarged view of B, No. 4
The figure is a side view showing the state in which the semiconductor device of FIG. 2 is mounted on a circuit board, FIG. 5 is a plan view of a semiconductor neck showing another embodiment of the present invention, and FIG. 7 is an explanatory diagram illustrating the manufacturing process of the semiconductor device in FIG. 6, FIG. 8 is an enlarged view of part A in FIG. 7, and FIG. FIG. 3 is a side view showing a state where the device is mounted on a circuit board. 11...Carrier film, 12...Copper foil lead,
13... Semiconductor element, 14... Inner lead connection part, 15... Bonding pad,... Opening part, 1
7... Outer lead part, 19... Wire.
Claims (1)
体装置において、 予め銅箔リードが形成されると共に、上記ボンディング
パッドに対応した部分に開孔部が形成され、上記ボンデ
ィングパッド形成面を上記銅箔リード形成面とは反対側
の面に接着固定したベース部材と、 上記銅箔リードと上記ボンディングパッドを電気的に接
続するワイヤとを具備したことを特徴とする半導体装置
。[Claims] In a semiconductor device for fixing a semiconductor element having a bonding pad, a copper foil lead is formed in advance, and an opening is formed in a portion corresponding to the bonding pad, so that the surface on which the bonding pad is formed is formed. A semiconductor device comprising: a base member adhesively fixed to a surface opposite to the surface on which the copper foil lead is formed; and a wire electrically connecting the copper foil lead and the bonding pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160797A JPH0329332A (en) | 1989-06-26 | 1989-06-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160797A JPH0329332A (en) | 1989-06-26 | 1989-06-26 | Semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002875A Division JPH08255813A (en) | 1996-01-11 | 1996-01-11 | Semiconductor device |
| JP8002876A Division JP2726648B2 (en) | 1996-01-11 | 1996-01-11 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329332A true JPH0329332A (en) | 1991-02-07 |
Family
ID=15722661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160797A Pending JPH0329332A (en) | 1989-06-26 | 1989-06-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329332A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231333A (en) * | 1988-03-10 | 1989-09-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH02137250A (en) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device and semiconductor device |
-
1989
- 1989-06-26 JP JP1160797A patent/JPH0329332A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231333A (en) * | 1988-03-10 | 1989-09-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH02137250A (en) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| JPH11307675A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US5952717A (en) | Semiconductor device and method for producing the same | |
| JPWO1998018161A1 (en) | Semiconductor device and manufacturing method thereof, circuit board, and film carrier tape | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| KR100282003B1 (en) | Chip scale package | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| US5406119A (en) | Lead frame | |
| JPS61274333A (en) | Semiconductor device | |
| JPS61137335A (en) | Semiconductor device | |
| JPH04233244A (en) | Integrated-circuit assembly | |
| KR100281298B1 (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
| JPH0329332A (en) | Semiconductor device | |
| JP2726648B2 (en) | Semiconductor device | |
| JP3174238B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11176849A (en) | Method for manufacturing semiconductor device | |
| JPH0547836A (en) | Semiconductor device mounting structure | |
| JP3665609B2 (en) | Semiconductor device and semiconductor device unit having a plurality of semiconductor devices mounted thereon | |
| JPH08255813A (en) | Semiconductor device | |
| JP2001060600A (en) | Semiconductor device | |
| KR200159861Y1 (en) | Semiconductor package | |
| KR100246848B1 (en) | Land grid array and a semiconductor package having a same | |
| JPH0214558A (en) | Semiconductor integrated circuit device | |
| KR20030025481A (en) | flip-chip semiconductor package and method of manufacturing thereof |