JPH0329332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0329332A JPH0329332A JP1160797A JP16079789A JPH0329332A JP H0329332 A JPH0329332 A JP H0329332A JP 1160797 A JP1160797 A JP 1160797A JP 16079789 A JP16079789 A JP 16079789A JP H0329332 A JPH0329332 A JP H0329332A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- copper foil
- semiconductor device
- carrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
《産業上の利用分野）
本発明は、ボンディングパッドを有する半導体素子を固
定する半導体装置に関する。
定する半導体装置に関する。
（従来の技術〉
近年メモリーカードの大容昂化に対応し、多数個の半導
体素子の六リ形かつ高密度の実装が要求されてきている
。この様なメモリーカードヘ半導体素子を実装づる場合
、例えば予め銅箔を■ツヂング形成したテープ状フィル
ムに半導体素子をインナーリード接続してなる半導体装
置（キャリアフィルム）によって、半導体素子を回路雄
板に実装する方法がある。
体素子の六リ形かつ高密度の実装が要求されてきている
。この様なメモリーカードヘ半導体素子を実装づる場合
、例えば予め銅箔を■ツヂング形成したテープ状フィル
ムに半導体素子をインナーリード接続してなる半導体装
置（キャリアフィルム）によって、半導体素子を回路雄
板に実装する方法がある。
上記半導体装置（キャリアフィルム〉の従来の構成を第
６図を用いて説明づる。
６図を用いて説明づる。
第６図において、６１はキャリアフィルムである。この
キャリアフィルム６１には、予め銅泊リード６２が半導
体素子６３搭載部を除いて形成されている。半導体索子
６３は、これら複数の銅箭リード６２の端部６４近傍に
ボンディングパッド６５が位ｆｆｉｌるように、上記キ
ャリアフィルム６１上に接着等の手段によって固定され
る。そして、銅箔リード６２の端部６４とボンディング
パッド６５は、ワイヤ６６によって接続される（インナ
ーリード接続〉。なお、銅箔リード６２の端部６４から
所定長だけ離れて、キャリアフイルム６１を穿ってアウ
ターリードカット用孔６７が形或ざれている。
キャリアフィルム６１には、予め銅泊リード６２が半導
体素子６３搭載部を除いて形成されている。半導体索子
６３は、これら複数の銅箭リード６２の端部６４近傍に
ボンディングパッド６５が位ｆｆｉｌるように、上記キ
ャリアフィルム６１上に接着等の手段によって固定され
る。そして、銅箔リード６２の端部６４とボンディング
パッド６５は、ワイヤ６６によって接続される（インナ
ーリード接続〉。なお、銅箔リード６２の端部６４から
所定長だけ離れて、キャリアフイルム６１を穿ってアウ
ターリードカット用孔６７が形或ざれている。
第７図は第６図の半導体装置をの％Ｊ造工程を説明づる
説明図である。
説明図である。
第７図において、（ａ）は銅箔リード形或済キャリアフ
ィルム、（ｂ）は半導体素子ボンディング済みキャリア
フィルム、（Ｃ）は完成品としてのキャリアフイルムを
それぞれ示す。
ィルム、（ｂ）は半導体素子ボンディング済みキャリア
フィルム、（Ｃ）は完成品としてのキャリアフイルムを
それぞれ示す。
このように半導体素子６３を供給するキャリアフィルム
６１は、第７図（ｂ）に示すように銅箔リード６２の端
部（インナーリード接続部）６４が半導体素子６２の外
側に位置するので、ワイヤー６６は半導体素子６２の内
側にあるボンディングパッド６５から外側に引出し、銅
箔リード６２のインナーリード接続部６４に接続される
。次に、半導体素子６３のボンディングバツド６５を形
成した面及びその周辺部（インナーリード接続部６４、
金線６６を含む）は、第７図（Ｃ）に示すように、防湿
用樹脂６８が塗布される。
６１は、第７図（ｂ）に示すように銅箔リード６２の端
部（インナーリード接続部）６４が半導体素子６２の外
側に位置するので、ワイヤー６６は半導体素子６２の内
側にあるボンディングパッド６５から外側に引出し、銅
箔リード６２のインナーリード接続部６４に接続される
。次に、半導体素子６３のボンディングバツド６５を形
成した面及びその周辺部（インナーリード接続部６４、
金線６６を含む）は、第７図（Ｃ）に示すように、防湿
用樹脂６８が塗布される。
第８図は上記ワイヤを接続した状態の第７図の部分八の
拡大図である。
拡大図である。
この図に示すように、ワイヤ６６には、例えば、金線を
用いる場合がある。金線によるボールボンディングした
ボンデイングパツド６５のパッド而６５ａには、金ボー
ル７１が形成され、銅箔り−ド６２のインナー接続部６
４には、金リード部７２の一端が圧着によって接続され
る。しかしながら第８図のワイヤーボンディング方法は
ボンディングパツド６５と金ボール７１の接続部より金
リード部７２と銅箔リード接続部６４が低い位置になる
ため、一度上方に延出したワイヤ６６を下方に延出する
際に、金ボール７１と金リード部７２の間のネック部７
３には応力がかかり、ｌｌ７ｉ線を起こす恐れがある。
用いる場合がある。金線によるボールボンディングした
ボンデイングパツド６５のパッド而６５ａには、金ボー
ル７１が形成され、銅箔り−ド６２のインナー接続部６
４には、金リード部７２の一端が圧着によって接続され
る。しかしながら第８図のワイヤーボンディング方法は
ボンディングパツド６５と金ボール７１の接続部より金
リード部７２と銅箔リード接続部６４が低い位置になる
ため、一度上方に延出したワイヤ６６を下方に延出する
際に、金ボール７１と金リード部７２の間のネック部７
３には応力がかかり、ｌｌ７ｉ線を起こす恐れがある。
このため、ボンディングループ（パッド面から回ってパ
ッド面と同じ高さにもどるまでの円形部）の高さｈ１が
０．２ｍ程度にしか低くできず、キャリアフィルム切断
後の半導体素子の高さを大きくしてしまう。
ッド面と同じ高さにもどるまでの円形部）の高さｈ１が
０．２ｍ程度にしか低くできず、キャリアフィルム切断
後の半導体素子の高さを大きくしてしまう。
また、第６図のような半導体素子をアウターリード接続
すると第９図のようになる。
すると第９図のようになる。
第９図は、第６図において一点破線の部分で銅箔リード
６２を切断し、切断した端部６９を所定形状にフォーミ
ングしさらに回路基板に実装したものである。この様な
アウターリード接続においては、上述した銅箔リードの
インナーリード接続部６４が″Ｊｆ導体素子の外側にあ
るためキャリアフィルム６１を半導体素子６３の外周縁
６１′に残さなければならない。
６２を切断し、切断した端部６９を所定形状にフォーミ
ングしさらに回路基板に実装したものである。この様な
アウターリード接続においては、上述した銅箔リードの
インナーリード接続部６４が″Ｊｆ導体素子の外側にあ
るためキャリアフィルム６１を半導体素子６３の外周縁
６１′に残さなければならない。
この様な外周縁６１′が残っていることは、半導体素子
６３を近接して配設することが拒まれ実装密度の低下を
招く。第９図で外周縁６１′の幅Ｄ２が小ざいことが要
求される。しかしながら、フォーミングのための幅Ｄ１
とキャリアフィルムの半導体素子外周縁６１′の幅Ｄ２
を含めた幅Ｄ３を狭めることは製造上困難である。
６３を近接して配設することが拒まれ実装密度の低下を
招く。第９図で外周縁６１′の幅Ｄ２が小ざいことが要
求される。しかしながら、フォーミングのための幅Ｄ１
とキャリアフィルムの半導体素子外周縁６１′の幅Ｄ２
を含めた幅Ｄ３を狭めることは製造上困難である。
（発明が解決しようとつる課題〉
前記した従来の半導体装置では、半導体素子の周辺にキ
ャリアフィルムを残す形となり、回路基板に実装する際
に、実装密度を小さくするという問題と、ボンディング
パッドと金ボールの接合部のワイヤがループ状になり、
キャリアフイルムの厚みとｊｔに、実装時の厚みが大き
くなるという問題が有った。
ャリアフィルムを残す形となり、回路基板に実装する際
に、実装密度を小さくするという問題と、ボンディング
パッドと金ボールの接合部のワイヤがループ状になり、
キャリアフイルムの厚みとｊｔに、実装時の厚みが大き
くなるという問題が有った。
そこで本発明は、上記の問題点を除去し、高密度薄形実
装の半導体装置を提供することを目的とする。
装の半導体装置を提供することを目的とする。
［発明の構成］
（ｉ！１題を解決するための手段）
本発明は、ボンディングパッドをイＩする半導体素子を
固定する半導体装買において、ベース部材は、予め銅箔
リードが形或されると共に、上記ボンディングバッドに
対応した部分に開孔部が形成され、上記ボンディングパ
ッド形成面を上記銅箔リード形成面とは反対側の面に接
着固定している。そして、ワイヤ番よ、上記銅箔リード
と上記ボンディングパッドを電気的に接続することを特
徴とする。
固定する半導体装買において、ベース部材は、予め銅箔
リードが形或されると共に、上記ボンディングバッドに
対応した部分に開孔部が形成され、上記ボンディングパ
ッド形成面を上記銅箔リード形成面とは反対側の面に接
着固定している。そして、ワイヤ番よ、上記銅箔リード
と上記ボンディングパッドを電気的に接続することを特
徴とする。
（作用）
この様な構成によれば、半導体素子の内側にベース部材
が残り、そのベース部材上に銅箔り−ドのインナーリー
ド部を形成することで、半導体素子の周囲にベース部材
が残らない。これにより、半導体素子同志の間隔を従来
より狭小にして取り付けられるので、より高密度の実装
が可能となる。
が残り、そのベース部材上に銅箔り−ドのインナーリー
ド部を形成することで、半導体素子の周囲にベース部材
が残らない。これにより、半導体素子同志の間隔を従来
より狭小にして取り付けられるので、より高密度の実装
が可能となる。
また、インナーリード接続する場合、ボンｆイングパツ
ドとワイヤの接合部よりもワイヤと銅箔リードの接合部
の方が高い位置にあるので、半導体装置上方に突出する
ボンディングループの高さを低くづることができる。こ
れにより、半導体装置の薄形化が可能である。
ドとワイヤの接合部よりもワイヤと銅箔リードの接合部
の方が高い位置にあるので、半導体装置上方に突出する
ボンディングループの高さを低くづることができる。こ
れにより、半導体装置の薄形化が可能である。
（実施例〉
以下、本発明の実施例を図面を参照して説明づる。
第１図は本発明に係る半導体装置の一実施例をを示ず平
而図である。
而図である。
第１図において、１１は厚さ約０．１ａｇのベース部材
（キャリアフィルム）、１２は銅箔リード、１３は半導
体素子、１４は上記銅箭リードの端部、１５は上記半導
体素子１３のボンディングバッドである。
（キャリアフィルム）、１２は銅箔リード、１３は半導
体素子、１４は上記銅箭リードの端部、１５は上記半導
体素子１３のボンディングバッドである。
上記キャリアフィルム１１には、上記ボンディングパッ
ド１５に対応した部分に開孔部するが形成されている。
ド１５に対応した部分に開孔部するが形成されている。
そして、キャリアフィルム１１の銅箔リード１２形成面
とは反対側の面に、上記半導体素子１３のボンディング
パッド１５形成面を接着固定している。
とは反対側の面に、上記半導体素子１３のボンディング
パッド１５形成面を接着固定している。
キャリアフィルム１１の上面に形成した２群の金メッキ
済の銅箔リード１２．１２の端部（インナーリード接続
部）１４．１４は、半導体索子１３のボンディングパッ
ド列１５．１５より内側に設けてあり、銅箔リード１２
のインナーリード接続部１４から隣合うボンディングバ
ッド１５の間を通って半導体素子１３の外側のアウター
リード部１７に延出している。これら各組のボンディン
グパッド１５は、インナーリード接続部１４にワイヤ１
８を介して接続（インナーリード接続）されている。そ
して上記アウターリード部１７には、キャリアフィルム
１１を切抜いたアウターリードカット用孔１９が穿設さ
れている。さらに、このアウターリードカット用孔１９
と前記開孔部するは連通している； 第２図は第１図の半導体装置の製造工程を説明づる説明
図である。
済の銅箔リード１２．１２の端部（インナーリード接続
部）１４．１４は、半導体索子１３のボンディングパッ
ド列１５．１５より内側に設けてあり、銅箔リード１２
のインナーリード接続部１４から隣合うボンディングバ
ッド１５の間を通って半導体素子１３の外側のアウター
リード部１７に延出している。これら各組のボンディン
グパッド１５は、インナーリード接続部１４にワイヤ１
８を介して接続（インナーリード接続）されている。そ
して上記アウターリード部１７には、キャリアフィルム
１１を切抜いたアウターリードカット用孔１９が穿設さ
れている。さらに、このアウターリードカット用孔１９
と前記開孔部するは連通している； 第２図は第１図の半導体装置の製造工程を説明づる説明
図である。
第２図において、（ａ）は銅箔リード形或済キャリアフ
ィルム、（ｂ）は半導体素子ボンディング済みキャリア
フィルム、（Ｃ）は完成品としてのキ１Ｉリアフィルム
をそれぞれ示づ。
ィルム、（ｂ）は半導体素子ボンディング済みキャリア
フィルム、（Ｃ）は完成品としてのキ１Ｉリアフィルム
をそれぞれ示づ。
半導体装置の製造工程において、まず、キャリアフィル
ム１１にレジスト塗布、感光、現像を行った後、エッヂ
ング法によって銅箔リード（パターン）１２を形成し、
その後レジスト剥離して、第２図（ａ）に示す、銅箔リ
ード形成済みキャリアフィルム３１を作或ずる。
ム１１にレジスト塗布、感光、現像を行った後、エッヂ
ング法によって銅箔リード（パターン）１２を形成し、
その後レジスト剥離して、第２図（ａ）に示す、銅箔リ
ード形成済みキャリアフィルム３１を作或ずる。
次に、第２図（ｂ）に示すようにキャリアフィルム１１
の半導体索子１３取り付け部１１ａの銅箔リード１２形
成面の反対面に、半導体索子１３のボンディングバッド
１５形成面を銀糸の導電性接着剤３２を介して接着する
。さらに、銅箔り一ド１２のインナーリード部１４はボ
ンディングパッド１５をワイヤ１８を介して接続（イン
ナーリード接続）する。
の半導体索子１３取り付け部１１ａの銅箔リード１２形
成面の反対面に、半導体索子１３のボンディングバッド
１５形成面を銀糸の導電性接着剤３２を介して接着する
。さらに、銅箔り一ド１２のインナーリード部１４はボ
ンディングパッド１５をワイヤ１８を介して接続（イン
ナーリード接続）する。
続いて、第２図（Ｃ）に示すように、半導体索子１３の
ボンディングパッド１５形成而（ワイヤ１８、インナー
リード接続部１４を含む）にエボキシ系熱硬化樹脂３３
を塗布している。これによって、半導体素子１３の機械
的保護及び防湿処理をしている。
ボンディングパッド１５形成而（ワイヤ１８、インナー
リード接続部１４を含む）にエボキシ系熱硬化樹脂３３
を塗布している。これによって、半導体素子１３の機械
的保護及び防湿処理をしている。
第３図は第２図の部分Ｂの拡大図である。この図に示す
ように、４１は金ボール、４２＆よ金線リード部である
。半導体累子１３のボンディングバッド１５上に（よ金
ボール４１を形成し、この金ボール４１より金線リード
部４２を延出して銅箭リードのインナーリード接続部１
４にインナーリード接続している。この場合、ボンディ
ングパッド１５と金ボール４１の接合部よりも金線リー
ド部４２とインブーリード接続部１４の接合部の方が高
い位置にあるので、一度上方に向かった金線リード部４
２を下方に延出する際に形成されるボンディングループ
４３の曲率をあまり大きしなく（もよく、そのため、金
線リード部４２を下方に延出する際に金ボール４１と金
線リード部４２の間のネック部４４にはあまり応力がか
からない。さらに、キャリアフィルム１１上に突出する
ボンディングループの高さｈ１１をｈ １１＝ ０ ．
１ ｍｍ程度にすることができ、単板圧ｈ １２＝
０ ． １ ｒｍとチップ圧ｉ １３＝ ０ ． ４
５ｍｔｓを含めた総合圧ｈ１４はｈ１４一０．６５＃
ｌｆｆｉとなる。これによって、第１図の従来の総合圧
より０．１ｒＭＲ小くなり、半導体装置の蒲形化が可能
となる。
ように、４１は金ボール、４２＆よ金線リード部である
。半導体累子１３のボンディングバッド１５上に（よ金
ボール４１を形成し、この金ボール４１より金線リード
部４２を延出して銅箭リードのインナーリード接続部１
４にインナーリード接続している。この場合、ボンディ
ングパッド１５と金ボール４１の接合部よりも金線リー
ド部４２とインブーリード接続部１４の接合部の方が高
い位置にあるので、一度上方に向かった金線リード部４
２を下方に延出する際に形成されるボンディングループ
４３の曲率をあまり大きしなく（もよく、そのため、金
線リード部４２を下方に延出する際に金ボール４１と金
線リード部４２の間のネック部４４にはあまり応力がか
からない。さらに、キャリアフィルム１１上に突出する
ボンディングループの高さｈ１１をｈ １１＝ ０ ．
１ ｍｍ程度にすることができ、単板圧ｈ １２＝
０ ． １ ｒｍとチップ圧ｉ １３＝ ０ ． ４
５ｍｔｓを含めた総合圧ｈ１４はｈ１４一０．６５＃
ｌｆｆｉとなる。これによって、第１図の従来の総合圧
より０．１ｒＭＲ小くなり、半導体装置の蒲形化が可能
となる。
上記半導体装置は、銅箔リード１２を第１図及び第２図
（Ｃ）の一点鎖線で示す位圓で切断し、キャリアフィル
ム１１も第１図の一点鎖線で示す位冑て切断する。切断
された際の残ったキャリアフィルム１１′は、ほとんど
半導体素子の外周にはみだしていない。その後、銅箔リ
ードするのリードフォーミングを行い キャリアフィル
ム１１′を反転して、回路基板に実装している。
（Ｃ）の一点鎖線で示す位圓で切断し、キャリアフィル
ム１１も第１図の一点鎖線で示す位冑て切断する。切断
された際の残ったキャリアフィルム１１′は、ほとんど
半導体素子の外周にはみだしていない。その後、銅箔リ
ードするのリードフォーミングを行い キャリアフィル
ム１１′を反転して、回路基板に実装している。
第４図は第２図の半導体装置を回路基板に実装した状態
を示す側面図である。
を示す側面図である。
この図に示づように、リードフオーミングされた銅箔リ
ード１２は、回路基板３４の接続部３５に半田３６を用
いて半田付け接続（アウターリード接続〉している。こ
こで、アウターリード部１７の勺法Ｄ１１＝１．５間、
インナーリード接続部１４の先端から半導体素子１３の
側面までの勺法［）１２＝２．Ｃ）ｓとなっている。こ
のうち、半導体素子１３の外側に突出するのはアウター
リード部１７だけである。これによって、半導体素子の
高密度実装の実装が可能となる。
ード１２は、回路基板３４の接続部３５に半田３６を用
いて半田付け接続（アウターリード接続〉している。こ
こで、アウターリード部１７の勺法Ｄ１１＝１．５間、
インナーリード接続部１４の先端から半導体素子１３の
側面までの勺法［）１２＝２．Ｃ）ｓとなっている。こ
のうち、半導体素子１３の外側に突出するのはアウター
リード部１７だけである。これによって、半導体素子の
高密度実装の実装が可能となる。
なお、上記実施例は、２辺にボンデイングパッドが形成
された半導体素子について説明したが４つの辺にボンデ
イングパツドが形或された半導体素子について適用して
も同様の効果があることは明らかである。
された半導体素子について説明したが４つの辺にボンデ
イングパツドが形或された半導体素子について適用して
も同様の効果があることは明らかである。
第５図は本発明に係る他の実施例を示寸半導体装隨の平
面図である。
面図である。
第５図において、５１はキャリアフイルムである。５２
は銅箔リード、５３は半導体素子、５４は銅箔リード５
２先端のインナーリード接続部、５５は半導体素子５３
に設けられたボンデイングパッドである。
は銅箔リード、５３は半導体素子、５４は銅箔リード５
２先端のインナーリード接続部、５５は半導体素子５３
に設けられたボンデイングパッドである。
キャリアフィルム５１のボンデイングパツド５５に相当
づる部分には、開孔部５６が設けられている。キャリア
フイルム５１の上面に形成した２群の金メッ４二済の銅
箭リード５２．５２のインナーリード接続部５４．５４
は、半導体素子５３のボンディングパツド５５．５５よ
り内側に設けてあり、銅箔リード５２．５２は、このイ
ンナーリード接続部５４．５４からボンデイングパツド
５５の形或されていない辺を通って、半導体素子５３外
側の７ウターリード部５７に廷出している。
づる部分には、開孔部５６が設けられている。キャリア
フイルム５１の上面に形成した２群の金メッ４二済の銅
箭リード５２．５２のインナーリード接続部５４．５４
は、半導体素子５３のボンディングパツド５５．５５よ
り内側に設けてあり、銅箔リード５２．５２は、このイ
ンナーリード接続部５４．５４からボンデイングパツド
５５の形或されていない辺を通って、半導体素子５３外
側の７ウターリード部５７に廷出している。
これら各組のボンデイングパツド５５にワイヤ５８を介
して接統（インナーリード接続）ざれている。そして、
上記アウターリード部５７には、キャリアフイルムを切
抜いたアウターリードカット用孔５９が穿設されている
。
して接統（インナーリード接続）ざれている。そして、
上記アウターリード部５７には、キャリアフイルムを切
抜いたアウターリードカット用孔５９が穿設されている
。
このような構成においても、インナーリード接続部５４
を半導体素子５３の内側にとることができ、インナーリ
ード接続する場合、ボンデイングパッド５５と金ボール
の接合部よりも企リード部とインナーリード接続部５４
の接合部の方が高い位置にあるので、第１図の実施例と
同様の効果が得られる。また、第５図の実施例はボンデ
ィングパッドのピッチ間隔が狭い半導体素子のものに６
適用することができる。
を半導体素子５３の内側にとることができ、インナーリ
ード接続する場合、ボンデイングパッド５５と金ボール
の接合部よりも企リード部とインナーリード接続部５４
の接合部の方が高い位置にあるので、第１図の実施例と
同様の効果が得られる。また、第５図の実施例はボンデ
ィングパッドのピッチ間隔が狭い半導体素子のものに６
適用することができる。
また、第１図の実施例において、ベース部材１１には、
キャリアフイルム以外にも、別の部材（例えば通常の回
路基板〉を用いて、回路填板に直接実装するような構成
にしてもよい。
キャリアフイルム以外にも、別の部材（例えば通常の回
路基板〉を用いて、回路填板に直接実装するような構成
にしてもよい。
［発明の効果］
以上述べた様に本発明によれば、ワイヤボンディング法
の工程を複雑にすることなく、従来よりも高密度の実装
が可能である。ざらに才導体装置の薄形化も可能である
。
の工程を複雑にすることなく、従来よりも高密度の実装
が可能である。ざらに才導体装置の薄形化も可能である
。
第１図は本発明に係る半導体装ｔ７の一実施例をを示す
平面図、第２図は第１図の半導体装置の製造工程を説明
する説明図、第３図（よ第２図の部分Ｂの拡大図、第４
図は第２図の半導体装置を回路基板に実装した状態を示
す側面図、第５図は本発明に係る他の実施例を示す半導
体装首の平面図、第６図は従来の半導体装置を説明する
平面図、第７図は第６図の半導体装置の製造工程を説明
する説明図、第８図は第７図の部分Ａの拡大図、第９図
｛よ第６図の半導体装円を回路基板に実装した状態を示
す側面図である。 １１・・・キャリアフィルム、１２・・・銅箔リード、
１３・・・半導体素子、 １４・・・インナーリード接続部、 １５・・・ボンディングパッド、する・・・開孔部、１
７・・・アウターリード部、１９・・・ワイヤ。
平面図、第２図は第１図の半導体装置の製造工程を説明
する説明図、第３図（よ第２図の部分Ｂの拡大図、第４
図は第２図の半導体装置を回路基板に実装した状態を示
す側面図、第５図は本発明に係る他の実施例を示す半導
体装首の平面図、第６図は従来の半導体装置を説明する
平面図、第７図は第６図の半導体装置の製造工程を説明
する説明図、第８図は第７図の部分Ａの拡大図、第９図
｛よ第６図の半導体装円を回路基板に実装した状態を示
す側面図である。 １１・・・キャリアフィルム、１２・・・銅箔リード、
１３・・・半導体素子、 １４・・・インナーリード接続部、 １５・・・ボンディングパッド、する・・・開孔部、１
７・・・アウターリード部、１９・・・ワイヤ。
Claims (1)
- 【特許請求の範囲】 ボンディングパッドを有する半導体素子を固定する半導
体装置において、 予め銅箔リードが形成されると共に、上記ボンディング
パッドに対応した部分に開孔部が形成され、上記ボンデ
ィングパッド形成面を上記銅箔リード形成面とは反対側
の面に接着固定したベース部材と、 上記銅箔リードと上記ボンディングパッドを電気的に接
続するワイヤとを具備したことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160797A JPH0329332A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160797A JPH0329332A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002875A Division JPH08255813A (ja) | 1996-01-11 | 1996-01-11 | 半導体装置 |
| JP8002876A Division JP2726648B2 (ja) | 1996-01-11 | 1996-01-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329332A true JPH0329332A (ja) | 1991-02-07 |
Family
ID=15722661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160797A Pending JPH0329332A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329332A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231333A (ja) * | 1988-03-10 | 1989-09-14 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02137250A (ja) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
-
1989
- 1989-06-26 JP JP1160797A patent/JPH0329332A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231333A (ja) * | 1988-03-10 | 1989-09-14 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02137250A (ja) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5952717A (en) | Semiconductor device and method for producing the same | |
| JPWO1998018161A1 (ja) | 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| KR100282003B1 (ko) | 칩 스케일 패키지 | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| US5406119A (en) | Lead frame | |
| JPS61274333A (ja) | 半導体装置 | |
| JPS61137335A (ja) | 半導体装置 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
| JPH0329332A (ja) | 半導体装置 | |
| JP2726648B2 (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH08255813A (ja) | 半導体装置 | |
| JP2001060600A (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 |