JPH0878472A - 半導体装置用基体および半導体装置 - Google Patents

半導体装置用基体および半導体装置

Info

Publication number
JPH0878472A
JPH0878472A JP6211323A JP21132394A JPH0878472A JP H0878472 A JPH0878472 A JP H0878472A JP 6211323 A JP6211323 A JP 6211323A JP 21132394 A JP21132394 A JP 21132394A JP H0878472 A JPH0878472 A JP H0878472A
Authority
JP
Japan
Prior art keywords
semiconductor device
plating
palladium
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6211323A
Other languages
English (en)
Inventor
Satoshi Chinda
聡 珍田
Osamu Yoshioka
修 吉岡
Mamoru Onda
護 御田
Toyohiko Kumakura
豊彦 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP6211323A priority Critical patent/JPH0878472A/ja
Publication of JPH0878472A publication Critical patent/JPH0878472A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】めっき材料を代えることにより基体製作費およ
びパッケージ価格の低コスト化を実現する。 【構成】絶縁性フィルム１１上に、ＬＳＩチップ６のチ
ップ電極１３と接続するためのインナリード１４と、外
部接続用のはんだボールを形成するための端子形成用ラ
ンド１７とを有するリード１２を設けて、ＬＳＩチップ
６を搭載するための基体を構成する。端子形成用ランド
１７、およびインナリード１４に金めっきより安価なパ
ラジウムめっき２５を施す。基体にＬＳＩチップ６を搭
載して、ＬＳＩチップ６のチップ電極１３と絶縁性フィ
ルム１１上のパラジウムめっき２５を施したインナリー
ド１４とを接続する。また、パラジウムめっき２５を施
した端子形成用ランド１７にはんだボールを形成して半
導体装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップを搭載する
半導体装置用基体、および半導体チップを搭載した半導
体装置に関する。
【０００２】
【従来の技術】図５は従来例のＢＧＡと称するパッケー
ジの半導体装置である。ＢＧＡとはＢａｌｌ Ｇｒｉｄ
Ａｒｒａｙの意であり、多数のボール端子がパッケー
ジの底面に並んだ構造となっている。すなわちＬＳＩチ
ップ６がボンディングヤイヤ３により多層配線基板４の
配線パターン７に接続され、多層配線パターン７を経
て、外部接続用のボール端子５に至る構造である。ボー
ル端子５はモールド樹脂２による封止の後に、はんだペ
ースト印刷法やボール振込み法等により取り付けられて
いる。
【０００３】ＢＧＡはボール端子をパッケージ片面に碁
盤目状に設置した構造を有するため、ＱＦＰに代表され
るアウターリードを用いたパッケージに比較して、パッ
ケージサイズの小型化、基板への実装の容易さが長所と
して挙げられる。
【０００４】ＬＳＩを搭載する基体は、通常、ガラスエ
ポキシ樹脂板、有機樹脂板、ＴＡＢテープキャリアのい
ずれよりなり、ＬＳＩチップと接続するためのインナリ
ードまたはワイヤボンディングパッドと、外部接続用の
導電性物質の突起を形成する端子形成用ランドとを設け
ている。
【０００５】これら基体のうち、ガラスエポキシ樹脂板
や有機樹脂板からなる基体に金線を接続させるために
は、基体上のボンディングパッドに金線の接続が可能な
金属膜を施す必要があり、通常は電気めっき法により金
めっき膜が設けられる。したがって金めっき膜は基体上
のワイヤボンディングパッドだけでなく、端子形成用ラ
ンドにも同時に施される。またＴＡＢテープキャリアか
らなる基体のインナリードおよび端子形用ランドにも通
常、金めっきが施される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た金めっきを施された半導体装置用基板および半導体装
置には次のような欠点があった。
【０００７】（１）高価な金を用いるため、基体および
半導体装置の作製費が高い。
【０００８】（２）高価な金めっき液の持出しを考慮
し、金めっき液中には金成分が１０ｇ／ｌ程度しか含ま
れていないため、噴射めっき法を用いない限り、高電流
密度操業が不可能であり、生産性の低下を招く。
【０００９】（３）高電流密度操業を行うための噴射め
っき装置は極めて高価である。
【００１０】本発明の目的は、めっき材料を代えること
によって、上述した従来技術の欠点を解消して、基体製
作費が安価な半導体装置用基体、およびパッケージ価格
の低コスト化が可能な半導体装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明の半導体装置用基
体は、半導体チップと接続するためのインナリードまた
はワイヤボンディングパッドとを有するリードと、外部
接続用の導電性物質の突起を形成する端子形成用ランド
とを設けた半導体装置用基体において、上記端子形成用
ランド、および／またはインナリード、および／または
ワイヤボンディングパッドにパラジウムめっきまたはそ
の合金めっきを施したものである。
【００１２】また、本発明の半導体装置は、半導体チッ
プと接続するためのインナリードまたはワイヤボンディ
ングパッドとを有するリードと、外部接続用の導電性物
質の突起を形成する端子形成用ランドとを設けた半導体
装置用基体上に、半導体チップを搭載して該半導体チッ
プのチップ電極と基体上のインナリードまたはワイヤボ
ンディングパッドとを接続し、上記端子形成用ランドに
導電性物質の突起を形成した半導体装置において、上記
端子形成用ランド、および／またはインナリード、およ
び／またはワイヤボンディングパッドにパラジウムめっ
きまたはその合金めっきを施したものである。
【００１３】
【作用】パラジウムめっきまたはその合金めっきはＴＡ
Ｂ接続、金線接続、およびはんだ付けの双方が可能なの
でインナリード、ワイヤボンディングパッドおよび端子
形成用ランドに設けることができる。
【００１４】
【実施例】以下、本発明の実施例を説明する。ＬＳＩチ
ップを搭載する基体上に、ＬＳＩチップと接続するため
のインナリードまたはワイヤボンディングパッド部と、
外部接続用の導電性物質の突起を形成する端子形成用ラ
ンドとを有するリードを設ける。基体は、ガラスエポキ
シ樹脂板、有機樹脂板、ＴＡＢテープキャリアなどから
構成することができる。ＬＳＩチップは、裏面の周辺部
にチップ電極を有する。
【００１５】上記導電性物質の突起を形成する端子形成
用ランド、および／またはインナリード、および／また
はワイヤボンディングパッド部にパラジウムめっきまた
はその合金めっきを施す。パラジウム合金めっきはパラ
ジウム−ニッケル等で構成することができる。従来の金
めっきをパラジウムめっきに代えることで、めっき金属
自体の価格が安いため、めっき製造コストが安価にな
る。
【００１６】パラジウムめっきまたはその合金めっきは
電解法または無電解法で設けることができる。例えば、
パラジウムめっき液中の金属パラジウム濃度は１５〜２
５ｇ／ｌ程度であり、操業時の電流密度は金の４倍以上
が可能である。したがって金めっきに比して格段と作業
効率が良い。また、パラジウムめっき膜またはその合金
めっきの下地には必要に応じてニッケルめっき膜等の下
地めっき膜を施すこともできる。
【００１７】このＬＳＩチップを基体上に搭載してＬＳ
Ｉチップのチップ電極と基体上のインナリードまたはワ
イヤボンディングパッド部とを接続する。そして、端子
形成用ランドに導電性物質の突起を形成して半導体装置
を構成する。この導電性物質の突起は、はんだ、ニッケ
ル、金等の金属性物質からなる突起、金属粉末や炭素粉
末を含有する導電性ペーストからなる突起、または導電
性剛体で作製したピンなどで構成することができる。こ
のうち、金属性物質からなる突起は、はんだペーストを
印刷法により塗込んだ後にリフロー成形させるか、あら
かじめ作製したはんだボールを所定の個所に設置しリフ
ローさせるか、めっき法により設けることができる。
【００１８】このように、本実施例によれば、インナリ
ード、ボンディングワイヤパッド部、端子形成用ランド
に施すめっきを、高価な金に代えてパラジウムまたはそ
の合金としたので、基体および半導体装置の製作費が安
価になる。また、パラジウムめっき基体を用いることに
より、パッケージの低コスト化に貢献できる。
【００１９】次に上述したＢＧＡパッケージ型半導体装
置用基体、およびそれを用いた半導体装置の具体例を説
明する。
【００２０】（実施例１）図３はＢＴ樹脂板を使用した
ＢＧＡパッケージ型半導体装置の概略図であって、
（ａ）は平面図、（ｂ）は底面図、図４は図３のワイヤ
ボンディング部拡大概略図である。
【００２１】１３×１３mm×０．６mm厚の半導体ＬＳＩ
チップ６の裏面周辺部に０．１mmの間隔で０．０８mm角
のアルミニウムチップ電極１３を形成した。このアルミ
ニウムチップ電極の数は４００パッドである。このアル
ミニウムチップ電極の上に金バンプを形成した。
【００２２】ＬＳＩチップを搭載する基体はＢＴ（ビス
マレイミドートリアジン）樹脂から成る多層配線基板４
である。この基板４の両面に銅箔を貼り合わせた後、図
３および図４に示すように、片面はＬＳＩチップ６のチ
ップ電極１３とワイヤボンディングを行うためのボンデ
ィングパッド１５およびリード７を、また他面はＢＧＡ
用の端子形成用ランド１７およびリード７を、それぞれ
フォトエッチング法により作製した。そしてチップ搭載
面と端子形成用ランド面のリード間の電気的導通を取る
ために、基体にスルーホール１９を形成した後に、スル
ーホール１９を銅ペーストで埋めた。
【００２３】次にＢＴ樹脂多層配線基板４のワイヤボン
ディングパッド１５および端子形成用ランド１７以外の
配線部分を絶縁性レジスト２１で覆った後に、ワイヤボ
ンディングパッド１５および端子形成用ランド１７に無
光沢ニッケルめっきをワット浴を用いて約１μｍ電解法
により形成し、この上にパラジウムめっき膜２５を電解
法により約０．１μｍ施した。このように、パラジウム
めっきの下地に安価なニッケルめっきを設けた上に、パ
ラジウムめっきを約０．１μｍと極めて薄く施すことに
より、金めっきを１μｍ以上施す従来タイプのパッケー
ジに比べて、めっきコストを格段に安くできる。
【００２４】次いでＬＳＩチップ６を基板４に搭載後、
ＬＳＩチップ６のチップ電極１３と基板４のボンディン
グパッド１５を３０μｍφの金線３でワイヤボンディン
グし、電気的に接続させた。そしてＬＳＩチップ６およ
びワイヤボンディングパッド１５をエポキシ樹脂を用い
てトランスファモールド（図示略）により封止した。次
に端子形成用ランド１７に印刷法で共晶はんだペースト
を塗布した後、リフローさせ、はんだボール端子（図示
略）を作った。はんだボール端子の径は０．６mmφ、高
さは０．６mmである。
【００２５】（実施例２）本実施例で用いたＬＳＩチッ
プ、チップ上の電極形成および金バンプ形成方法は実施
例１と同様である。図１はＢＧＡパッケージのインナリ
ードボンディング部の拡大概略図、図２は完成したＢＧ
Ａパッケージ型半導体装置の断面概略図である。
【００２６】図１および図２に示すように、パッケージ
基体としてＬＳＩチップ６の面積よりも大きいＴＡＢテ
ープキャリア２０を用いた。両面にエポキシ系の接着剤
９（１９μｍ厚）付きの絶縁性フィルム１１（７５μｍ
厚×３５幅）を用いた。絶縁性フィルム１１はポリイミ
ドで構成した。この絶縁性フィルム１１に、これにＬＳ
Ｉチップ６を貼着したときに、ＬＳＩチップ６の裏面周
辺部に形成したチップ電極１３を露出させるスリット１
８を設けた。
【００２７】このスリット１８を設けた絶縁性フィルム
１１の片面に、３５μｍ厚の銅箔を貼り合わせた。つい
で銅箔に、ＬＳＩチップ６のチップ電極１３との接続の
ためのインナリード１４および端子形成用ランド１７を
有するリード１２をフォトエッチング法で形成した。こ
のとき、端子形成用ランド１７はスリット１８で区画形
成される絶縁性フィルム１１の内外領域のうち外側領域
に形成して、ランド１７から導かれるインナリード１４
は、外側領域から内側領域に向かってスリット１８上に
突出するように形成した。
【００２８】このＴＡＢテープキャリア２０のインナリ
ード１４および端子形成用ランド１７を除く部分を絶縁
性レジスト２１で覆った後に、インナリード１４および
端子形成用ランド１７に、無光沢ニッケルめっきをワッ
ト浴を用いて約１μｍ電解法により形成した後、パラジ
ウムめっき膜２５を電解法により約０．１μｍ施した。
そしてＬＳＩチップ６の金バンプを形成したチップ電極
１３とパラジウムめっきしたインナリード１４とを、超
音波熱圧着併用で一括ＴＡＢ接続させた。
【００２９】次にインナリード１４からのリード１２の
片端の端子形成用ランド１７に、印刷法で共晶はんだペ
ーストを塗布した後、リフローさせ、はんだボール端子
５を作った。はんだボール端子の径は０．６μｍφ、高
さは０．６mmである。このＴＡＢ−ＢＧＡのチップ６よ
りはみ出した絶縁性フィルム１１の外周部に、機械強度
と平坦性を維持するために、金属性の方形状の外枠１０
をポリイミド系接着剤９で貼り付けた。次いでインナリ
ードボンディング部をポッティング樹脂１６で封止し
た。
【００３０】（他の実施例、変形例）プリント配線板等
へパッケージを実装するための導電性物質突起は、はん
だボール端子以外に、ニッケルや金めっきを厚付けして
設けても良い。またＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒ
ａｙ）のように導電性剛体からなるピンを立てても良
い。
【００３１】また、ＴＡＢテープキャリアのインナリー
ドとＬＳＩチップのチップ電極との接続法は、一括ＴＡ
Ｂ接続する代りに、リードを１本ずつ接続させるシング
ルポイントボンディング方法でも良い。この場合、チッ
プ電極にはあらかじめバンプを形成せずに、シングルポ
イントボンディング直前に金をボールボンディングによ
り形成し、これを平坦にしてバンプとして用いても良
い。
【００３２】
【発明の効果】本発明によれば、従来の金めっきをパラ
ジウムめっきまたはその合金めっきに代えたので、めっ
き金属自体の価格が安く、作業性もよいため、安価に製
造できる。
【００３３】特に、パラジウムめっきまたはその合金め
っきの下地にさらに安価なニッケルめっきを設けると、
パラジウムめっきを極めて薄く施すことができることに
より、金めっきを厚く施す従来タイプのパッケージに比
べて、極めて低コストにすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例を説明するための
ＴＡＢテープキャリアを使用したＢＧＡパッケージのイ
ンナリードボンディング部の拡大概略図。
【図２】本実施例を説明するためのＴＡＢテープキャリ
アを使用したＢＧＡパッケージ型半導体装置の概略断面
図。
【図３】本実施例を説明するためのＢＴ樹脂板を使用し
たＢＧＡパッケージの概略図であって、（ａ）は平面
図、（ｂ）は底面図。
【図４】図３のワイヤボンディング部拡大概略図。
【図５】従来例のガラスエポキシ基板を使用したＢＧＡ
パッケージ型半導体装置の断面概略図。
【符号の説明】
６ ＬＳＩチップ １１ 絶縁性フィルム １２ リード １３ チップ電極 １４ インナリード １７ 端子形成用ランド １８ スリット ２１ 絶縁性レジスト ２５ パラジウムめっき
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊倉 豊彦 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと接続するためのインナリー
    ドまたはワイヤボンディングパッドと、外部接続用の導
    電性物質の突起を形成する端子形成用ランドとを有する
    リードを設けた半導体装置用基体において、上記端子形
    成用ランド、および／またはインナリード、および／ま
    たはワイヤボンディングパッドにパラジウムめっきまた
    はその合金めっきを施したことを特徴とする半導体装置
    用基体。
  2. 【請求項２】半導体チップと接続するためのインナリー
    ドまたはワイヤボンディングパッドと、外部接続用の導
    電性物質の突起を形成する端子形成用ランドとを有すリ
    ードを設けた半導体装置用基体上に、半導体チップを搭
    載して該半導体チップのチップ電極と基体上のインナリ
    ードまたはワイヤボンディングパッドとを接続し、上記
    端子形成用ランドに導電性物質の突起を形成した半導体
    装置において、上記端子形成用ランド、および／または
    インナリード、および／またはワイヤボンディングパッ
    ドにパラジウムめっきまたはその合金めっきを施したこ
    とを特徴とする半導体装置。
  3. 【請求項３】上記基体がガラスエポキシ樹脂板、有機樹
    脂板、またはＴＡＢテープキャリアから構成されている
    ことを特徴とする請求項１に記載の半導体装置用基体ま
    たは請求項２に記載の半導体装置。
  4. 【請求項４】上記パラジウムめっきまたはその合金めっ
    きは電解法または無電解法で設けたことを特徴とする請
    求項１ないし３のいずれかに記載の半導体装置用基体ま
    たは請求項２または３に記載の半導体装置。
  5. 【請求項５】上記パラジウムめっきまたはその合金めっ
    きの下地にニッケルめっき膜等の下地めっき膜を施した
    ことを特徴とする請求項１ないし３のいずれかに記載の
    半導体装置用基体または請求項２ないし４のいずれかに
    記載の半導体装置。
  6. 【請求項６】上記パラジウム合金めっきは、パラジウム
    −ニッケルであることを特徴とする請求項１ないし５の
    いずれかに記載の半導体装置用基体または請求項２ない
    し５のいずれかに記載の半導体装置。
JP6211323A 1994-09-05 1994-09-05 半導体装置用基体および半導体装置 Pending JPH0878472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6211323A JPH0878472A (ja) 1994-09-05 1994-09-05 半導体装置用基体および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6211323A JPH0878472A (ja) 1994-09-05 1994-09-05 半導体装置用基体および半導体装置

Publications (1)

Publication Number Publication Date
JPH0878472A true JPH0878472A (ja) 1996-03-22

Family

ID=16604057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6211323A Pending JPH0878472A (ja) 1994-09-05 1994-09-05 半導体装置用基体および半導体装置

Country Status (1)

Country Link
JP (1) JPH0878472A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000382A (ko) * 1997-06-05 1999-01-15 윤종용 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPS63310139A (ja) * 1987-06-12 1988-12-19 Hitachi Ltd 半導体装置
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH03102858A (ja) * 1989-09-18 1991-04-30 Dainippon Printing Co Ltd 半導体用リードフレーム
JPH03237735A (ja) * 1989-12-18 1991-10-23 Shinko Electric Ind Co Ltd Ｔａｂテープ
JPH03293739A (ja) * 1990-04-12 1991-12-25 Toshiba Corp 半導体装置
JPH0425038A (ja) * 1990-05-16 1992-01-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH04277638A (ja) * 1991-03-06 1992-10-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH05102221A (ja) * 1991-10-08 1993-04-23 Nikko Kyodo Co Ltd フイルムキヤリヤ
JPH05129761A (ja) * 1991-10-31 1993-05-25 Ibiden Co Ltd プリント配線板
JPH05283460A (ja) * 1992-04-02 1993-10-29 Shinko Electric Ind Co Ltd 半導体装置
JPH0613434A (ja) * 1991-07-12 1994-01-21 Hitachi Cable Ltd 半導体装置用フィルムキャリア
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH06283623A (ja) * 1993-03-26 1994-10-07 Ngk Insulators Ltd 半導体パッケージ
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPS63310139A (ja) * 1987-06-12 1988-12-19 Hitachi Ltd 半導体装置
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH03102858A (ja) * 1989-09-18 1991-04-30 Dainippon Printing Co Ltd 半導体用リードフレーム
JPH03237735A (ja) * 1989-12-18 1991-10-23 Shinko Electric Ind Co Ltd Ｔａｂテープ
JPH03293739A (ja) * 1990-04-12 1991-12-25 Toshiba Corp 半導体装置
JPH0425038A (ja) * 1990-05-16 1992-01-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH04277638A (ja) * 1991-03-06 1992-10-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH0613434A (ja) * 1991-07-12 1994-01-21 Hitachi Cable Ltd 半導体装置用フィルムキャリア
JPH05102221A (ja) * 1991-10-08 1993-04-23 Nikko Kyodo Co Ltd フイルムキヤリヤ
JPH05129761A (ja) * 1991-10-31 1993-05-25 Ibiden Co Ltd プリント配線板
JPH05283460A (ja) * 1992-04-02 1993-10-29 Shinko Electric Ind Co Ltd 半導体装置
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH06283623A (ja) * 1993-03-26 1994-10-07 Ngk Insulators Ltd 半導体パッケージ
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000382A (ko) * 1997-06-05 1999-01-15 윤종용 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6291271B1 (en) Method of making semiconductor chip package
US20030089981A1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
JP2002261204A (ja) インターポーザ基板及びその電子部品実装体
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2943788B2 (ja) 電子部品搭載用配線基板
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP2651608B2 (ja) 電子部品搭載用基板
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JPH0878472A (ja) 半導体装置用基体および半導体装置
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP3405628B2 (ja) 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体
JPH1022440A (ja) 半導体装置及びその製造方法
JPH08107127A (ja) 半導体装置
JPH10340925A (ja) 半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JP2000286378A (ja) 樹脂封止型半導体装置
JPH04119653A (ja) 集積回路素子
JP2004014568A (ja) 半導体装置
JPH0855931A (ja) 面実装半導体搭載装置及び面実装半導体搭載装置用基板
JPH02252251A (ja) フィルムキャリヤーテープ
JPH10189637A (ja) 半導体装置