JPH0329405A

JPH0329405A - 利得可変回路

Info

Publication number: JPH0329405A
Application number: JP16325589A
Authority: JP
Inventors: Kimitoshi Niratsuka; 公利韮塚; Kazuhiko Kikuchi; 和彦菊地
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1989-06-26
Filing date: 1989-06-26
Publication date: 1991-02-07
Anticipated expiration: 2010-08-16
Also published as: JPH0777332B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ｌｌＩＩ得を直線的に、かつ、電気的に可変できる利得
可変回路に関し、回路を大規模にすることなく線形に利得が可変し、かつ
、入力ダイナミックレンジをトランジスタの差動対によ
る制限なく、ある程度人きく得ることを目的とし、入力電圧と第１の電圧とを比較し、各々のレベルに応じ
たレベルの第１，第２の信号を別々に出力する第１のコ
ンパレータと、該第１のコンバレー夕から取り出された
該第１及び刀２の信号が夫々供給され、それらのレベル
差に応じた電圧を生成して前記第１の電圧として該第１
のコンパレータへ供給することにより、該第１のコンパ
レータと共に負帰遠増幅器を構成する第１の差動出力手
段と、第１のυＩＩｌ］電圧と第２の副胛電圧とを夫々
任意のレベルで出力するＩＩＩｔ［Ｉ電圧源と、該第１
及び第２のｔＩ１１御電圧と前記第１の信号とが供給さ
れ、該第１及び第２の制Ｗ電圧の差電圧と該第１の信号
との積に応じたレベルの第３の信号を生成する１２のコ
ンパレータと、該第１及び第２の制ａｍ圧と前記第２の
信号とが供給され、該第１及び第２の制ｍｖｔ圧の差電
圧と該第２の信号との積に応じたレベルの第４の信号を
生成する第３のコンパレータと、該第２及び第３のコン
パレータから夫々取り出された該第３及び第４の信号が
夫々供給され、それらの差に応じた第２の電圧を生成し
、出力’１７］’として出力端子へ出力する第２の差動
出力手段とよりなり、前記第１及び第２の制御電圧を可
変することにより利得を可変するよう構成する。

〔産業上の利用分野〕

本発明は利得可変回路に係り、特に利得を直線的に、か
つ、電気的に可変できる利得可変回路に関する。

現在、様々な分野で利得可変回路が広範囲に用いられて
おり、同様に様々な利得ｂ＋＠のｈ法が提案されている
。しかし、近年のエレクトロニクスの発達により、この
利得υＪｉｌｔも電気的に行なえることが必要とされる
。

？従来の技術〕第５図は従来の利得可変回路の一例の回路図を示す。同
図中、４１は入力端子，４２は差動増幅器．４３は抵抗
，４４は可変抵抗器．４５は出力端子で、差動増幅器４
２の出力端と出力端子４５の接続点が抵抗４３及び可変
抵抗器４４を直列に介して接地されている。また、抵抗
４３と可変抵抗器４４との接続点は差動増幅器４２の反
転入力端子に接続されている。

この従来の利得可変回路によれば、入力電圧ＶＩＮ，出
力電圧をＶ　ＯＵＴとし、また抵抗４３．可変抵抗器４
４の各抵抗値を夫々Ｒａ，Ｒｂとすると、入力Ｔｉｆｆ
．ＶＩＮと出力電圧Ｖ。Ｕ■の関係は、勿論、抵抗４３を可変ｗ１抗器として、Ｒ，を可変して
も、同様に利得を可変することができる。

また、第５図に示した従来の利得可変回路の変形例とし
て第６図に示す如き回路構成のものも知られている。同
図中、入力端子５１は抵抗５２を介して差動増幅器５３
の反転入力端子に接続ざれている。また、差動増幅器５
３の出力端は抵抗５４を介して反転入力端子に帰還接続
される一方、出力喘子５５に接ｒＡされている。

この従来の利得可変回路によれば、入力電圧ｖＩＮを反
転増幅して喘子５５へ出力電圧Ｖ。ＩＪ１を取り出す。

ここで、抵抗５２．５４の各抵抗をＲ，，　Ｒｄとする
とＶ。，１は次式で表わされる。

従って、（１）式からわかるように可変抵抗器４４によ
り抵抗Ｉｎ　Ｒ　ｆｉを可変することにより、利得を可
変することができる。

従って、■式からわかるように、抵抗ｉＣｉＲｃ　，Ｒ
ｄのいずれかーｈを可変することにより、利１！？を可
変できる。

また、従来、第７図に示す如き利得可変回路も知られて
いる。同図中、入力端子６１は差動増幅器６２の非反転
入力端子に接続されている。また、差動増幅器６２の出
力端は抵抗６３と抵抗６４を直列に介して接地される一
方、出力端子６７に接続されている。

抵抗６４はｎＩＩ！Ｉのタップ端子を有し、アナログス
イッチ６５＋〜６５Ｔｌにより隣り合う２つのタップ喘
子間を接続又は開放する構成とされている。

６６はスイッチング制御回路でアブログスイッチ６５１
〜６５ｎを互いに独立してスイッチング制御する。

かかる構成の従来の８彎可変回路によれば、出力′！Ｒ
８−ＶＱＩＪは抵抗６３の抵抗値をＲ。，アナログスイ
ッチ６５１〜６５ｎを選択して得られる抵抗６４の抵抗
値をＲ『とすると、と表わされる。従って、上式からわかるように、アナロ
グスイッチ６５１〜６５ｙ＋を適官選択してオンとして
抵抗値Ｒ『を可変することにより、利得を可変すること
ができる。

更に、従来、第８図に示す如き利得可変回路も知られて
いる。同図中、７１は入力端子．７２はコンパレータ，
７３は電流源．７４及び７５は互いに逆相の出力端子で
ある。

この第８図に示す利得可変回路の具体的回路構成の一例
を第９図に示す。同図中、第８図と同一構ｒｆｔ部分に
は同一符号を付してある。第９図において、互いにエミ
ツタが１！流源７３に共通に接続されているＮＰＮトラ
ンジスタ’ｒｌ”ｒ２の各コレクタは、抵抗埴Ｒ，．Ｒ
ｈの負荷抵抗に別々に接続されている。

この従来の利得可変回路において、八力喘子７１を介し
てトランジスタＴｒ１のベー・スに入力される入力電圧
をｖＩＮ，出力端子７４．７５より出力される出力電圧
をＶ。ＵＴ１，ｖＯＵＴ２とし、更に電源ｆ４圧をＶＣ
Ｃ．電流源７３の電流を１，またＲ９−Ｒｈ−Ｒとする
。

入力電圧ｖ１ＮがトランジスタＴｒ２のベース入力電圧
であるゼロボルトに等しいときは、トランジスタＴ．と
「ｒ２の各コレクタ電流は夫々１／２で等しい。また、
入力電圧Ｖ［Ｎが正方向に増加していくと、トランジス
タ「，のコレクタ電流が増加し、かつ、トランジスタ゛
「ｒ２のコレクタ電流が減少する。

逆に入力電圧Ｖいを負方向に増加していくと、トランジ
スタ「，１のコレクタ電流が減少し、トランジスタｆｒ
２のコレクタ電流が増加する。

これにより、トランジスタ「，１のコレクタより取り出
される出力電圧Ｖ　ＯＵＴＩと、トランジスタＴ　のコ
レクタより取り出される出力電圧Ｖ０１１Ｔ２ｒ２は夫々次式で表わされる。

（４ａ）（４ｂ）？だし、（４ａ）．　（４ｂ）式中、ＶＴはサーマルボ
ルテージで、ボルツマン定数をｋ，絶対温度をＴ．電子
の電荷ｆｆｉ｛ｑとしたとき、ｋ　Ｔ　／　ｑで表わさ
れる。なお、（４ａ），　（４ｂ）式はトランジスタＴ
ｒ１，Ｔｒ２が能動領域で動作する−２　Ｖ　Ｔ　＜　
Ｖ　ＩＮ　＜　２Ｖｒの範囲内における近似式である。

従って、上記の出力電圧Ｖ　ＯＵＴＩ及びｖ■υＴ２と
人力電圧■、との関係は第１０図に示す如くになる。

同図からわかるように入力電圧ＶＩＮが２Ｖ丁以上のと
き、又は−２Ｖ，以下となると、出力電圧ＶＯＵＴＩ・
ｖＯＵ丁２が飽和する・かかる特性をもつ第８図．第９図に示す従来の利得可変
回路によれば、（４ａ），　（４ｂ）式からわかるよう
に、電流源７３の電流値Ｉを可変することにより、入力
ＩＲ　１３’．　Ｖ　，一同一値でも出力電圧Ｖ。ＵＴ
１”　ＯｔｌＴ２〉の値を変えることができる（すなわ
ち、利得を可変することができる）。

〔発明が解決しようとする課題〕

しかるに、第５図及び第６図に示した従来の利得可変回
路は、抵抗４３と４４のいずれか、又は抵抗５２と５４
のいずれかの抵抗値を機械的に変化させるものであり、
電気的に変化させるものではな′かった。

また、第７図に示した従来のＩＩｌ得可変回路は，利得
を電気的に可変することはできるが、抵抗値Ｒ，がアナ
ログスイッチ６５１〜６５？Ｉの切換えにより段階的な
変化をするために利得の変化も段南的となり、達統的な
変化がでぎす、また回路規模が大であるという問題もあ
った。

更に、第８図．第９図に示した従来の利得可変回路は、
ｊｌ流！１１ｉ７３をその電流値Ｉが直線的に、かつ、
電気的に変化するような構成とすることにより、利得も
直線的に、がっ、電気的に可変することができるが、入
力のダイナミックレンジが第１０図に示したように差動
対を構成するトランジスタ丁．，Ｔｒ２の特性に起因す
るり−？ルポルアージＶ丁の±２倍以上で飽和してしま
うという問題があった。

本発明は以上の点に鑑みてなされたもので、回路を大規
模にすることなく、線形に利得が可変し、かつ、入力ダ
イナミックレンジを差動対によるちり限なく、ある程度
人きくとれる利得可変回路を提供することを目的とする
。

（Ｉ題を解決するためのｆ段）１１図は本発明の原理構成図を示す。同図中、１１は第
１のコンパレータ、１２は第１の差動出力手段で、第１
のコンバレー９１１は入力端子１０よりの入力電圧ＶＩ
Ｎとｆｆｉｌの差勤出力ｆ段１２の出力第１の電圧とを
比較し、各々のレベルに応じたレベルの第１．第２の信
号を別々に出力する。第１の差動出力手段１２はこれら
１１及び第２の信号のレベル差に応じた電圧を生威し、
また第１のコンパレータ１１と共に負帰３Ｉ増幅器を構
成する。

１３ＬＩＬ＄１Ｊ１０電圧源で、第１（７）ｉ！ＩＪｔ
ｉｌ電圧Ｖ，１と第２の制御電圧ＶＣ２とを夫々生成す
る。１４は第２のコンパレータ、１５は第３のコンパレ
ータでこれらは共に第１及び第２の制御電圧が供給され
、第２のコンパレータ１４は更に前記第１の信号が入力
され、第３のコンパレータ１５は更に前記第２の信舅が
入力される。これにより、第２のコンパレータ１４は第
１及び第２の制ｔＩｌ電圧の差電圧と第１の信号との積
に応じた第３の信目を生成する。また、第３のコンパレ
ータ１５は同様に、上記差電圧と上記第２の信弓との積
に応じた第４の信号を生成する。

１６は用２の差動出力手段で、上記の第３及び第４の信
号の差の値に応じたレベルの第２の電圧を生成し、これ
を出力端子１７へ出カ電圧Ｖ…として出力する。

〔作用〕

第２のコンパレータ１４により生成される第３の電流と
、第３のコンパレータ１５により生成される第４の電流
は、いずれも第１の制ｔｉ電圧と第２（ＤｔｌｌｍＹｉ
圧と（ｒ）差電圧（　Ｖ　ｃ２　　’　ｃｌ）に応じて
変化する。

そして、これら第３及び第４の信８は第２の差動出力手
段１６によりそれらの差に応じた第２の電圧が生成され
る。従って、この第２の電圧、すなわち出力Ｎ圧は制ｍ
電圧Ｖｃｌとｖｃ２を可変することにより可変すること
ができる。

（実施例）第２図は本発明の第１実施例の回路図を示す。

同図中、第１図と同一構成部分には同一符号を付してあ
る。第２図において、ＮＰＮ｝ランジスタＱ＋及びＱ２
の各エミッタは電流源２１に共通接続され、またＱ１の
コレクタはＰＮＰトランジスタＱ３のコレクタ及びベー
スに夫々接続され、Ｑ２のコレクタはＰＮＰトランジス
タ。４のコレクタ及びベースに夫々接続されている。

ＰＮＰｉ−ランジスタＱｓ　．Ｑ６は各々のコレク夕が
ＮＰＮトランジスタＱ７．Ｑ８のコレクタに接続されて
おり、トランジスタＱ６のコレクタは更にトランジスタ
Ｑ２のベースに接続される・一方、抵抗Ｒ１に接続ざれ
ている。トランジスタＱ６のベースはトランジスタＱ３
及び後述のＰＮＰトランジスタＱＩ３の各ベースに夫々
接続されており、これらはカレントミラー回路を構成し
ている。同様に、トランジスタＱｓのベースはトランジ
スタＱ４のベースと後述のＰＮＰトランジスタＱ９のベ
ースに夫々接続ざれ、トランジスタＱｓ．Ｑｓ　．Ｑ９
はカレントミラー回路を構成している。

また、トランジスタＱ７及びＱ８もベースが共通接続さ
れてカレントミラ−回路を構成している。

また、２２．２３はバイアス電圧源で、大々直流電圧ｖ
Ｒ１を入力電圧ＶＩＮとトランジスタＱ２のベース電圧
とに重畳している。前記トランジスタＱ９のコレクタＰ
ＮＰトランジスタＱ＋ｏ及びＱｎの各エミッタに夫々接
続され、前記トランジスタＱＩ３のコレクタはＰＮＰト
ランジスタＱＩ４及びＱ＋ｓの各エミッタに夫々Ｉ統さ
れている。

トランジスタＱｎ．Ｑ＋ｓの各コレクタはＮＰＮトラン
ジスタＱＩ２．０ｌ６のコレクタとベースに夫々接続さ
れ、Ｑｎ．Ｑ＋ｓのベースは第１のｉｔ，ＩＩ御喘子Ｃ
ＮＴＩを介して第１の制ｍ電圧■ｃ１が印加される構成
とざれている。トランジスタＱｎ，Ｑ＋ｓと差動対を構
成する他方のトランジスタＱ＋ｏ．ＱＩ４のベースは第
２の制御端子ＣＮＴ２を介して第２のυＪｗＪ電圧ｖｃ
２が印加される構成とされている。

トランジスタＱＩ２，Ｑ＋ａの各ベースはＮＰＮトラン
ジスタＱｕ＋．Ｑ＋ｒの各ベースに接続されており、Ｑ
Ｉ２とＱ＋ｓはカレントミラー回路を構成し、ＱＩ５と
ＱＩ７もカレントミラ−回路を構成している。

トランジスタＱＩ７．０Ｉ８のコレクタ側にＰＮＰトラ
ンジスタＱＩ９．０２１よりなるカレントミフー回路が
接続されている。更にトランジスタＯｎとＱｕ＋の各コ
レクタ共通接続点は出力端子１７に接続される一方、抵
抗Ｒ２を介して電圧源２４に接続ざれている。電圧＃Ｒ
２４は出゜力電圧の直流電位をＶＲ２に設定するための
ものである。

かかる構或の利得可変回路において、入力端子１０を介
してトランジスタＱ１のベースに印加される入力電圧Ｖ
　がΔＶＩＮだけ変化したものとすＩＮる。この場合は、トランジスタＱＩのコレクタ電流Ｉｃ
１がΔＶＪＮに対応して増加し、かつ、コレクタ電流Ｉ
Ｃ１の増加分だけトランジスタＱ２のコレクタ電流Ｉ。

２が減少しようとする。コレクタ電流Ｉ　はトランジス
タＱ３のコレクタ電流ＩＣ３と等Ｃ１しく、またトランジスタＱ３はトランジスタＱ６とカレ
ントミラー回路を構成しているので、トランジスタＱ６
のコレクタ電流！。６はＩｃ１と略等しい墨流れる。

他方、コレクタ電流ＩＣ２はトランジスタＱ４のコレク
タ電１１。４と等しく、またトランジスタＱ４はトラン
ジスタＱｓとカレントミラ−回路を構成しているので、
トランジスタＱ５のコレクタ電流’ｃ５は’ｃ２と略等
しくなる。

トランジスタＱｓのコレクタ電流ＩＣ５はトランジスタ
Ｑ７のコレクタに供給され、トランジスタＱ？のコレク
タ電流！，７となるが、このトランジスタＱ７のコレク
タ電流１，７（−１。５）と略同じ値の電流がＱ７とカ
レントミラ−回路を構成するトランジスタＱ８に流れる
。

従って、トランジスタＱ２のベース電流を無視すると、
抵抗Ｒ１に１０ＵＴＩ−ＩＣＣＩ　　ＩＣ５”ｌＣ１−ＩＣ２　　
　　　　”で表わされる電”　ＩＯＵＴ１が流れる。こ
のようにして、トランジスタ０１〜０８等よりなる回路
が負帰運増幅器の動作を行ない、トランジスタＱ２のベ
ースと抵抗Ｒ＋の接続点のの電僚はＩ。ｌＩＴＩＲ１だ
け上界し、これはトランジスタＱ１のベースに印加され
る入力電圧の変化分Δｖ１Ｎと等しくなる。すなわち、
トランジスタＱ＋　．Ｑ２は両名のベース電位が等しく
なるように動作し、１０ＵＴ１”八Ｖ　Ｉ　Ｎ　／　Ｒ
　＋　　　　　　　　　　　ｆ３’なる関係が得られる
。

一方、トランジスタＱ４　．Ｑｓ及びＱ９はカレントミ
ラ−回路を構成しており、またトランジスタＱ３　．Ｑ
ｓ及びＱＩ３もカレントミラ−回路を構成しているので
、トランジスタＱ９．ＱＩ３の各コレクタ電流［Ｃ９，
ＩＣ１３は ’ｃ９”ｃ５　　・　’Ｃ１３”Ｃ６　　　　　　　　
（′７）なる関係にある。

トランジスタＱ９はトランジスタＱＩＯ及びＯｎの差動
対トランジスタの電流源を構成しているから、そのコレ
クタ電流Ｉｃ９はトランジスタＱＩＯ．Ｑｎ　．ＱＩ２
よりなるコンパレータの相互」ンダクタンスを決定する
。これにより、第９図と同様の原理で、トランジスタＱ
ｎのコレクタ負荷であるトランジスタＱＩ２に流れる電
流Ｉ，１２は、ｖ１をサーマルボルテージとすると次式
で表わされる。

すなわち、トランジスタＱＩＯ．ＱＩ＋の各ベースに印
加される制御電圧ｖｃ２．ｖＣ１が等しいとぎには、ト
ランジスタＱ１●．Ｑ＋＋には夫々１　ｃ９／２で表わ
される等しい電流が流れるが、ｉＩＩＩＩＩｌＩ電圧の
差電圧《ｖＣ２−■Ｃ１）が大になるに従って、トラン
ジスタＱｎのコレクタ電流１　　　　（＝１　　　）が
増加ｃｌ２　　　　ｃ１１する。

同様に、トランジスタＱＣｓのコレクタ負殉であるトラ
ンジスタＱｌ６に流れる電流ＩＣ１６は次式で表わされ
る。

？９）上記のトランジスタＱ＋２，Ｑｌ６は夫々トランジスタ
ＱＩ８．０ｌ７と夫々カレントミラー回路を構成してい
るから、 ■ｃｌ２　”　ｃｌ８　　・　’　ｃｌＢ　”　ｃ１７
　　　　”’の関係にある。また、トランジスタＱ１７
のコレクタ電流と苦しい電流がトランジスタＱｌ９に流
れ、そのトランジスタＱＩ９はトランジスタＱ■とカレ
ントミラ−回路を構成しているから、 ’　ｃｌｒ　＝　’　ｃｌ９　”　’　ｃ２０　　　　
　　　　　”）なる関係の電流’　ｃ２０がトランジス
タＱｔｅに流れる。

従って、抵抗Ｒ２に流れる電流をＩ　　　トラＯｕ丁２
・ンジスタＱＣｓに流れる電流を■　　とすると、■ｃ１
８弐〜（１１）式より１　　は次式で示す如くになる。

ＯυＴ２ ’　　ＯＵＴ２″″′　’　　ｃ２０ ”ｃｌ６２Ｒ（１２）これにより、出力端子１７に現われる出力電圧の変化分
ΔＶ　ＯＵＴは次式で表わされる。

△　Ｖ　　　　＝Ｉ　　　　　・　Ｒ２０　Ｕ　Ｔ　　
　　　０　１１　Ｔ　２（１３）従って、木実７Ｉｌ！ｊＮ回路の交流的な利得Ｇは（１
３）式を用いて次式ＡＶＩＮ４ｖ丁　　　　　　　２　　　　　　　　　Ｒ＋（１４
）で表わされる。

（１４）式はトランジスタＱＩＯ　．　Ｑｎ　．　Ｑｌ
４．　ＱＣｓが能動領域で動作する−２ｖＴくｖｃ２−
ｖ，１〈２Ｖ，の範囲内での近似式であり、制ｉ１１電
圧の差電圧（ｖＣ２−ＶＣ１）を横軸に、利得△ＶＯＵ
Ｔ／△ＶＩＮを縦軸にとった特性図は第３図に示す如く
になる。

第３図からわかるように、差電圧（　Ｖ　ｃ２−　Ｖ　
，１）に応じて利１９をリニアに可変することができる
。

またＩＩ１御電圧Ｖ。１，ｖｃ２は電気的に可変するこ
とが可能である。また、前記第８図に示した従来回路で
は入力電圧ＶＩＮが±２Ｖ，を越えると出力が飽和して
しまい、入力ダイナミックレンジが制限されていたが、
本実施例ではこのような人力ダイナミツクレンジが｛一
ランジスタの差動対により制限されることはない。

また、入力電圧の変化分に応じた出力電流’　ＯｔｌＴ
２を負荷抵抗Ｒ２に流して出力電圧を１ｑる構成であり
、入力と出力の直流レベルを同・一にする必公がないの
で、例えば直流電圧Ｉｌｌ　２　４によりレベルシフト
も同時に行なうことができる，，更に、本実施例によれ
ば、Ａ常に低電圧での動作も可能であるため低消費電力
を図ることができる。また、回路規模は、第７図に示し
た従来回路に比し、小型に構成できる。

次に本発明の第２実施例につき説明するに、第４図は本
発明の第２実施例の回路図を足す。同図中、第２図と同
一構成部分には同−符号を付し、その説明を省略する。

本実施泗は第１実施例のトランジスタ０１〜Ｑｎを、Ｐ
ＮＰ型のものはＮＰＮ型に、またＮＰＮ型のものはＰＮ
Ｐ型に置換した回路構成であり、基本的には第１実施例
と同じ動作原即によるものである。第４図中、第２図と
同じ機能のトランジスタであって、第２図と導電型が異
なるだけのトランジスタについては、第２図と同じ符ｇ
にダッシュを何し、その説明を省略する。

第４図において、Ｑ２＋．Ｑ２２は夫々ＮＰＮトランジ
スタで、トランジスタＱ２＋のエミツタはＰＮＰトラン
ジスタＱ＋’のベースと電流源３１に夫々接続され、ト
ランジスタＱ２２のエミツタはＰＮＰトランジスタＱｚ
’のベースと電流＋１１３２に夫々接続されている。

また、トランジスタＱ２＋のベースは入力端子１０に接
続され、トランジスタＱ２２のベースは低抗Ｒ１とトラ
ンジスタＱｓ’及びＱ８’の両コレクタの共通接続点に
接続されている。また、３３は前記電流ｌＩｌ２１に相
当する電流源である。

本実施例では入力電圧ｖＩＮはエミッタノＡロワを横成
しているトランジスタＱ２＋のベース，エミッタを介し
てトランジスタＱ，ｌのベースに入力される。また、低
抗Ｒ＋　に生じた電圧は同じくエミッタフォＯワの１〜
ランジスタＱ２２のベース、エミッタを介してトランジ
スタＱ２’　のベースに印加される。

本実施例によれば、バイアス電圧源２２．２３は、ＩＩ
Ｉ御電圧Ｖ。１，Ｖｃ２がｑ！加されるトランジスタＱ
ＩＧ’　．Ｑｏ　’　．Ｑｌ４　，ＱＣｓ’　　と同じ
ＮＰＮ型トランジスタＱ２＋，Ｑ２２であるから、ｌ．
ｌＩＩｉｌ￥圧源１３からバイアス電圧源２２．２３の
ためのバイアス電圧を得ることができる、，本実施例ら
第１実施例と同様の特長を有する。

〔発明の効果〕

上述の如く、本発明によれば、回路を大規模にすること
なく、ＩＩ　ＩＩＩ　Ｉ圧そ可変することにより、線形
にＩＩ得を可変することができ、また制ｌＩＩ電圧は電
気的に可変することができるから、電気的に利得を可変
づることができ、更にトランジスタの差動対による入力
ダイナミックレンジの制限がなく、ある程度大にでき、
以上のことから利｛ｑ可変回路の機能向上に寄与すると
ころ人である青の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の第１実施例の回路図、１３図は第２図
の特性図、第４図は本発明の第２実施例の回路図、第５図は従来の
一例の回路図、第６図は第５図の変形例の回路図、第７図及び第８図は夫々従来の他の各例の回路図、第９図は第８図の具体的回路図、第１０図は第９図の入力電圧対出力電圧特性図である。図において、１１は第１のコンパレー夕、１２は第１の差動出力手段、１３は制ＩＩＩ電汁源、１４は第２のコンバレー夕、１５は第３のコンパレータ、１６は第２の差動出力手段、１７は出力端子を示す。第１図箒２図の字目士１第３図第８図第９図第１０図

Claims

【特許請求の範囲】入力電圧と第１の電圧とを比較し、各々のレベルに応じ
たレベルの第１、第２の信号を別々に出力する第１のコ
ンパレータ（１１）と、該第１のコンパレータ（１１）から取り出された該第１
及び第２の信号が夫々供給され、それらのレベル差に応
じた電圧を生成して前記第１の電圧として該第１のコン
パレータ（１１）へ供給することにより、該第１のコン
パレータ（１１）と共に負帰還増幅器を構成する第１の
差動出力手段（１２）と、第１の制御電圧と第２の制御電圧とを夫々任意のレベル
で出力する制御電圧源（１３）と、該第１及び第２の制
御電圧と前記第１の信号とが供給され、該第１及び第２
の制御電圧の差電圧と該第１の信号との積に応じたレベ
ルの第３の信号を生成する第２のコンパレータ（１４）
と、該第１及び第２の制御電圧と前記第２の信号とが供
給され、該第１及び第２の制御電圧の差電圧と該第２の
信号との積に応じたレベルの第４の信号を生成する第３
のコンパレータ（１５）と、該第２及び第３のコンパレ
ータ（１４、１５）から夫々取り出された該第３及び第
４の信号が夫々供給され、それらの差に応じた第２の電
流を生成し、出力電圧として出力端子（１７）へ出力す
る第２の差動出力手段（１６）とよりなり、前記第１及
び第２の制御電圧を可変することにより利得を可変する
よう構成したことを特徴とする利得可変回路。