JPH03295131A - 電界放出素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は発光型表示装置、プリンタヘッド、多極電子装
置などに利用される電子源のうち、電界効果による電子
放出が可能な電界放出素子およびその製造方法に関する
。

［従来の技術］ 従来の電界放出素子は、スピンド（Ｃ，Ａ、　　５ｐｉ
ｎｄｔ）らがジャーナル・オブ・アプライド・フィジッ
クス（Ｊ、　　Ａ、　　Ｐ）、ｖｏｌ、４７、Ｎｏ、　
　１２（１９７６）に発表したものが知られている。こ
れはシリコン基板表面に絶縁性薄膜と引出し電極用の金
属薄膜を積層し、金属薄膜および絶縁性薄膜を開口した
のち、この開口をマスクとしてシリコン基板上にモリブ
デンなどの金属をスパッタ法などにより堆積させる自己
整合化技術によって、電子を電界放出する尖頭電極を形
成する電界放出素子である。

［発明が解決しようとする課題］ しかし前述した従来技術による電界放出素子は、以下に
述べるいくつかの問題点をもつ、すなわち、■　特に大
きな平面基板上に一面にわたって尖頭電極を形成する場
合、スパッタあるいは蒸着などの方法では線源からみた
基板に仰角が生じ、基板の中心付近と周辺付近で尖頭電
極の錘軸の基板面に対する角度が異なり、この結果電子
放出の電圧あるいは電流密度に分布が生じてしまう。

■　金属薄膜の開口のためのエツチングにおいて開口径
にばらつきが生じ、この結果、尖頭電極と引出し電極の
間隔がばらつき、放出電界のしきい値がばらついてしま
う。

などの問題点があった。

そこで本発明は上述した従来技術の問題点を克服するた
めのもので、その目的とするところは、大面積基板上に
均一で歩留まり高く形成でき、放出電極と引出し電極を
サブミクロンの距離で正確に制御できる電界放出素子お
よびその製造方法を提供するところにある。

［課題を解決するための手段］ 本発明の電界放出素子は、絶縁性の平面基板と、該平面
基板表面に形成された台座および該台座の表面に形成さ
れた電子放出突起をもつカソード電極と、前記平面基板
表面に前言己カソード電極に対向して形成されたアノー
ド電極と、前記平面基板表面に形成され前記電子放出突
起部において前記カソード電極に自己整合的に形成され
たゲート電極を少なくも具備することを特徴とする。

本発明の電界放出素子の製造方法は、絶縁性の平面基板
表面に絶縁性薄膜を形成する工程と、前記絶縁性薄膜を
逆テーパ状にエツチング加工し台座を形成する工程と、
前記平面基板表面に方向性粒子ビーム法により導電性薄
膜を形成する工程と、前記導電性薄膜をエツチング加工
する工程を含むことを特徴とする。

また、前記方向性粒子ビーム法によって導電性薄膜を形
成した後、前記絶縁性薄膜の壁面をエツチング加工する
ことを特徴とする。

［実施例］ 本発明の電界放出素子およびその製造方法を実施例に従
いさらに詳述する。

〈実施例１〉 第１図（ａ）および（ｂ）は、本発明の第１の実施例を
説明するためのもので、電界放出素子の概略平面図およ
びＡ−Ａ”線に沿った概略断面図をそれぞれ示す、この
電界放出素子は、絶縁性の石英製の平面・基板１と、そ
の表面に形成された絶縁性薄膜である厚さ５０００Ａの
二酸化シリコン（Ｓｉ０２）薄膜より成る台座２と、台
座２の表面に形成された導電性薄膜である厚さ２０００
Ａのアルミニウム薄膜より成るカソード電極３と、前記
Ｓｉ○２薄膜より成る台座２′と、前記アルミニウム薄
膜より成るアノード電極５と、前記平面基板１の表面に
形成された前記アルミニウム薄膜３より成るゲート電極
４より構成される。

カソード電極３は電子放出源、ゲート電極６は放出電子
量の制御、アノード電極５は放出電子の加速および収集
の役割を担う。

カソード電極３はアノード電極５に対向した電子放出突
起４をもつ０台座２の壁面は、特に電子放出突起４部分
において、逆テーバ形状を有しているのが特徴である。

ゲート電極６は電子放出突起４の付近で電子放出突起４
と同様の形状の切れ込みをもつ。電子放出突起４の先端
とゲート電極６との距離は３０００Ａ、電子放出突起４
の先端とアノード電極５との距離は約ｌＯμｍ、ゲート
電極６とアノード電極５との距離は約５μｍである。

電界放出素子においては、カソード電極３とゲート電極
６の距＠　ｄ　ｇｋが電子放出のしきい値電圧を左右す
る重要なパラメータである０本発明の電界放出素子は、
後述するように、カソード電極３の電子放出突起４にお
いてゲート電極６がカソード電極３に自己整合的に形成
されるため、ｄｇｋの横方向成分は再現性よく決定され
る。またｄｇｋの厚み方向成分は台座２を構成する絶縁
性薄膜の膜厚とゲート電極６の膜厚によって決定される
。これらのことからｄｇｋが再現性よく得られるために
は台座２とゲート電極６の膜厚を均一に制御すればよい
ことになる。

第２図（ａ）〜（ｅ）は、前述した電界放出素子の製造
工程を説明するもので、重要な製造工程終了後の電界放
出素子の概略断面図を示している。

電界放出素子の製造工程を説明する。まず直径３インチ
、厚さ５００μｍの石英製平面基板１の表面に、高周波
スパッタ法によって厚さ５０００Ａの５ｉ０２薄膜７を
堆積する（第２図（ａ））。

このとき、例えば平面基板１温度を低くするなど、平面
基板１と５ｉ０２薄膜７の密着性が低い条件で５ｉ０２
薄腰７を堆積させることが重要である。

つぎにフォトプロセスによって、５ｉ０２薄膜７の表面
に台座形状のレジストパターン８を形成する（同図（ｂ
））、　　このとき、例えばレジストのボストベークの
温度をなるべく高くするなど、５ｉ０２薄膜７とレジス
トの密着性が良い条件でレジストパターン８を形成する
ことが重要である。

つぎにフッ酸系のエツチング液でレジストパターン８を
マスクとして、開口部の５ｉ０２薄膜７を逆テーパ形状
にエツチングする（同図（Ｃ））。

このとき、使用するエツチング液は、５ｉ０２薄膜７の
エツチングレートに対する平面基板ｌのエツチングレー
トの割合が小さいものが望ましい。

つぎに、レジストを除去した後、真空蒸着法によってア
ルミニウム薄膜９を平面基板１の全面に堆積する（同図
（ｄ））、　　真空蒸着法は蒸着源から蒸着対象物の方
向へ蒸着粒子を飛ばす方向性粒子ビーム法であり、同図
（ｄ）で示したような逆テーバ形状部分では堆積物が分
断される、いわゆる段差切れを発生させる薄膜形成法で
ある。このような方向性粒子ビーム法には、真空蒸着法
の他に、スパッタ法やＥＣＲ−ＣＶＤ法などがある。

最後に、フォトプロセスによってアルミニウム薄！ｌ！
９をカソード電極３、ゲート電極６およびアノード電極
５の形状にそれぞれエツチング加工する（同図（ｅ））
、　　このとき電子放出突起４の周辺をレジストで覆い
、その先端がエツチング工程で腐食されないように保護
することが重要である。

電子放出突起４の付近においては、前述の方向性粒子ビ
ーム法の効果によって、カソード電極３とゲート電極６
が自己整合的に形成されている。

第３図（ａ）　〜（ｃ）は第２図（ｂ）〜（ｄ）に示し
た電界放出素子の概略断面図に対応する概略平面図をそ
れぞれ示している。一般的にフォトプロセスによってレ
ジストをパターン化したとき、特に鋭角のパターンでは
頂点において丸みを生じ易い、この丸みを持つレジスト
パターンをマスクとして薄膜のエツチングを行なうと、
エツチング後の薄膜の形状はやはり丸みを帯びる。しか
し発明者の研究の結果、逆テーパ形状のオーバエツチン
グを行なうと、レジストパターンに丸みが存在してもエ
ツチング後の薄膜の頂角は鋭角になることが判明した。

これを第３図を用いて説明する。

カソード電極の台座は電子放出突起を鋭角にするため、
電子放出突起部において９ｏ度前後の鋭角パターンをも
つが、実際に形成されるレジストパターン８では鋭角パ
ターン８”に半径０．５μｍ程度の丸みを生じる（同図
（ｂ））、Ｌかし、このような丸みが鋭角パターン８′
に存在しても、Ｓｉ○２薄膜７が逆テーパ形状になるよ
うにエツチングしていくと、台座２の鋭角パターンの頂
点４′は鋭角となった（同図（Ｃ））、　　レジスト剥
離後（同図（ｄ））の鋭角パターンを走査型電子顕微鏡
で観察したところ、頂点４°の丸み半径は約０．０７μ
ｍであった。したがって本発明の電界放出素子の製造方
法は、鋭角の電子放出突起を形成できるという効果を有
するものである。

本実施例において作製された電界放出素子を１ｘｌＯ−
’Ｔｏｒｒ程度の真空下で動作させたところ、アノード
電圧１ｏｏｖのとき、ゲート電圧が３０Ｖにおいてアノ
ード電流５ｏμＡが得られた。

相互コンダクタンスは約４０μｓであった。また、３イ
ンチ基板上でのアノード電流のばらつきは３０％以下で
あった。

なおりソード電極３の表面、特に電子放出突起部分にＢ
ａＯのような仕事関数の小さな銹電体薄膜を形成すると
、グリッド電圧をより低下させ、相互コンダクタンスを
より高めることが可能となる。

このエツチング液に不溶の導電性薄膜を選択するとタン
タルやクロム、白金などになる。

このような構造の電界放出素子は、カソード電極３の電
子放出突起４付近にゲート電極６の電界が効率的に印加
され、より低い電子放出の閾値電圧を有する。実施例１
と同様の素子サイズで電界放出素子を作製したとき、ゲ
ート閾値電圧は２０％低下した。

〈実施例２〉 第４図は本発明の第２の実施例を説明するためのもので
、カソード電極形成後に絶縁性薄膜をエツチング加工し
た電界放出素子の概略断面図を示している。

それぞれの部位の名称および製造方法は、実施例１で説
明した電界放出素子のものと同様である。

相違点は導電性薄膜にタンタル薄膜を用いた点と、カソ
ード電極３の形成後に台座２の壁面を少しエツチングし
、電子放出突起４の裏面をむき出しにした点である０台
座の材質がＳｉＯ２であるため、〈実施例３〉 第５図は本発明の第３の実施例を説明するためのもので
、電界放出素子アレイの平面概略図を示している。複数
個の電子放出突起４を並列のカソード電極３″に形成し
たもので、ゲート電極６は各電子放出突起４に自己整合
的に形成されている。

このように電子放出突起をアレイ状に複数個設けること
により、同一電圧でより多くの電流を引き出すことが可
能である。

［発明の効果］ 本発明の電界放出素子およびその製造方法はつぎに列記
する発明の効果を有する。

■カソード電極とゲート電極の距離が薄膜の膜厚によっ
てよく制御されるため、大面積にわたって電気特性の均
一性と再現性がよい。

■また、　むソード電極とゲート電極の距離を短くでき
るため、ゲート閾値電圧の低電圧化が可能である。

■電子放出突起の先端をテーバエツチングの条件によっ
てより鋭角にできるため、ゲート閾値電圧の低電圧化が
可能である。

■アノード耐圧や増幅効率を向上できる構造である。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は、本発明の第１の実施例を
説明するためのもので、電界放出素子の概略平面図およ
びＡ−Ａ’線に沿った概略断面図をそれぞれ示す。 第２図（ａ）〜（ｅ）は、前述した電界放出素子の製造
工程を説明するもので、重要な製造工程終了後の電界放
出素子の概略断面図を示している。 第３図（ａ）　〜（ｃ）は第２図（ｂ）〜（ｄ）に示し
た電界放出素子の概略断面図に対応する概略平面図をそ
れぞれ示している。 第４図は本発明の第２の実施例を説明するためのもので
、カソード電極形成後に絶縁性薄膜をエツチング加工し
た電界放出素子の概略断面図を示している。 第５図は本発明の第３の実施例を説明するためのもので
、電界放出素子アレイの平面概略図を示している。 １・・・平面基板 ２・・・台座 ３・・・カソード電極 ４・・・電子放出突起 ５・・・アノード電極 ６・・・ゲート電極 以上 （ａ） （ｂ） 第１図

Claims (3)

【特許請求の範囲】
1. （１）絶縁性の平面基板と、該平面基板表面に形成され
   た台座および該台座の表面に形成された電子放出突起を
   もつカソード電極と、前記平面基板表面に前記カソード
   電極に対向して形成されたアノード電極と、前記平面基
   板表面に形成され前記電子放出突起部において前記カソ
   ード電極に自己整合的に形成されたゲート電極を少なく
   も具備することを特徴とする電界放出素子。
2. （２）絶縁性の平面基板表面に絶縁性薄膜を形成する工
   程と、前記絶縁性薄膜を逆テーパ状にエッチング加工し
   台座を形成する工程と、前記平面基板表面に方向性粒子
   ビーム法により導電性薄膜を形成する工程と、前記導電
   性薄膜をエッチング加工する工程を含むことを特徴とす
   る電界放出素子の製造方法。
3. （３）前記方向性粒子ビーム法によって導電性薄膜を形
   成した後、前記絶縁性薄膜の壁面をエッチング加工する
   ことを特徴とする請求項２に記載の電界放出素子の製造
   方法。