JPH03261040A - マイクロ真空管およびその製造方法 - Google Patents
マイクロ真空管およびその製造方法Info
- Publication number
- JPH03261040A JPH03261040A JP2058842A JP5884290A JPH03261040A JP H03261040 A JPH03261040 A JP H03261040A JP 2058842 A JP2058842 A JP 2058842A JP 5884290 A JP5884290 A JP 5884290A JP H03261040 A JPH03261040 A JP H03261040A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- substrate
- anode
- cathode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
コノ発明は、マイクロ真空管およびその製造方法に関す
るものである。
るものである。
〔従来の技術〕
第６図及び第７図は、従来のマイクロ真空管の構成を示
す断面図で、図において、１は基板、２および２２は絶
縁体層、３はカソード電極、４はアノード電極、５はグ
リッド電極、６は電子の走行軌道をそれぞれ表わしてい
る。
す断面図で、図において、１は基板、２および２２は絶
縁体層、３はカソード電極、４はアノード電極、５はグ
リッド電極、６は電子の走行軌道をそれぞれ表わしてい
る。
次に、その機能および動作について説明する。
第６図に示す従来のマイクロ真空管は、Ｐ型Ｓｉ等の半
導体基板１を等方エツチングして得られる円錐状のカソ
ード電極３とアノード電極４とを、前記半導体基板１上
に形成した絶縁体層２を介して配置し、また前記カソー
ド電極３とアノード電極４この間に絶縁体層２上にグリ
ッド電極５を配置したものである。前記カソード電極３
とアノード電極４間に真空中で電圧を印加すると、トン
ネル効果によって前記カソード電極３からアノード電極
４に向は電子が放出され、円弧状の軌道６を描いてアノ
ード電極４に到達するが、前記電子の流れる量は、前記
カソード電極３とアノード電極４との間の絶縁体層２上
に配された２つのグリッド電極５間にかける電圧の強弱
によって制御できる。
導体基板１を等方エツチングして得られる円錐状のカソ
ード電極３とアノード電極４とを、前記半導体基板１上
に形成した絶縁体層２を介して配置し、また前記カソー
ド電極３とアノード電極４この間に絶縁体層２上にグリ
ッド電極５を配置したものである。前記カソード電極３
とアノード電極４間に真空中で電圧を印加すると、トン
ネル効果によって前記カソード電極３からアノード電極
４に向は電子が放出され、円弧状の軌道６を描いてアノ
ード電極４に到達するが、前記電子の流れる量は、前記
カソード電極３とアノード電極４との間の絶縁体層２上
に配された２つのグリッド電極５間にかける電圧の強弱
によって制御できる。
また、第７図に示す従来のマイクロ真空管は、第１の絶
縁体層２、グリッド電極５、第２の絶縁体層２２を順次
積層し、前記絶縁体層２．２２をエツチングにより開口
した後、金属材料を前記開口部が閉じるまで蒸着し、前
記開口部の底に円錐状のカソード電極３を前記開口部に
蓋をする形でアノード電極４を形成したものである。な
お、その機能については第６図に示した従来のマイクロ
真空管とほぼ同じである。
縁体層２、グリッド電極５、第２の絶縁体層２２を順次
積層し、前記絶縁体層２．２２をエツチングにより開口
した後、金属材料を前記開口部が閉じるまで蒸着し、前
記開口部の底に円錐状のカソード電極３を前記開口部に
蓋をする形でアノード電極４を形成したものである。な
お、その機能については第６図に示した従来のマイクロ
真空管とほぼ同じである。
上記のように構成された従来のマイクロ真空管では、円
錐状のカソード電極３形状やカソード３アノード４間の
距離を均一かつ再現性良く形成することがプロセス技術
的に困難で、また、電子の放出される方向、或いは走行
方向が、基板１面と垂直な三次元的素子構成であるため
、プレーナ型の半導体集積回路上に他の素子と同時に形
成しにくいという問題点があった。
錐状のカソード電極３形状やカソード３アノード４間の
距離を均一かつ再現性良く形成することがプロセス技術
的に困難で、また、電子の放出される方向、或いは走行
方向が、基板１面と垂直な三次元的素子構成であるため
、プレーナ型の半導体集積回路上に他の素子と同時に形
成しにくいという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、カソード電極３形状やカソード３．アノー
ド４間の距離が均一で、かつプレーナ型の半導体集積回
路上へ他の素子と同時に形成可能なマイクロ真空管およ
びその製造方法を得ることを目的とするものである。
れたもので、カソード電極３形状やカソード３．アノー
ド４間の距離が均一で、かつプレーナ型の半導体集積回
路上へ他の素子と同時に形成可能なマイクロ真空管およ
びその製造方法を得ることを目的とするものである。
この発明に係るマイクロ真空管およびその製造方法は、
カソード電極をＥＢ露光、又はＦＩＢ描画と蒸着リフト
オフとの組合せによって、サブ逅クロンレベル以下の線
幅で形成するか、あるいは金属層のスパンタリングデポ
ジション後のイオンくリングによる加工によって形成し
、さらにカソードの先端をＦＩＢで細く加工した後、各
電極の下部の絶縁体基板または基板上に形成した絶縁体
層を等方エツチングして、前記絶縁体基板または絶縁膜
を形成した基板から前記各電極の先端を浮かせる様にし
たものである。
カソード電極をＥＢ露光、又はＦＩＢ描画と蒸着リフト
オフとの組合せによって、サブ逅クロンレベル以下の線
幅で形成するか、あるいは金属層のスパンタリングデポ
ジション後のイオンくリングによる加工によって形成し
、さらにカソードの先端をＦＩＢで細く加工した後、各
電極の下部の絶縁体基板または基板上に形成した絶縁体
層を等方エツチングして、前記絶縁体基板または絶縁膜
を形成した基板から前記各電極の先端を浮かせる様にし
たものである。
この発明においては、カソード電極をサブミクロンレベ
ル以下の線幅で形成し、さらにカソードの先端をＦＩＢ
で細く加工したことによって、カソードから電子が放出
されやすくなる。また各電極形成後、前記各電極の下部
の絶縁体基板または基板上に形成した絶縁体層を等方エ
ツチングして、前記絶縁体基板または絶縁膜を形成した
基板から前記各電極の先端を浮かせるようにしたことに
よって、プレーナ状にマイクロ真空管を形成できる。
ル以下の線幅で形成し、さらにカソードの先端をＦＩＢ
で細く加工したことによって、カソードから電子が放出
されやすくなる。また各電極形成後、前記各電極の下部
の絶縁体基板または基板上に形成した絶縁体層を等方エ
ツチングして、前記絶縁体基板または絶縁膜を形成した
基板から前記各電極の先端を浮かせるようにしたことに
よって、プレーナ状にマイクロ真空管を形成できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の第一の実施例におけるマイクロ真空
管の製造方法を示す平面図、第２図は第■図（Ｃ１のＡ
−ＡＩ線断面図、第３図はこの発明の第一の実施例にお
けるマイクロ真空管の構造を示す概観図、第４図は本発
明の第二の実施例、第５図は本発明の第三の実施例にお
けるカソード電極部構造をそれぞれ示す概観図で、図に
おいて、１は基板、２は絶縁体層、２ａは前記絶縁体の
開口部、３はカソード電極、３ａはＷ等の高融点金属層
、３ｂは低抵抗金属層、３Ｃは仕事関数の小さい物質層
、３ｄはアンダーエッチ部、４はアノード電極、５はグ
リッド電極、６は電子の走行軌道をそれぞれ表わしてい
る。
管の製造方法を示す平面図、第２図は第■図（Ｃ１のＡ
−ＡＩ線断面図、第３図はこの発明の第一の実施例にお
けるマイクロ真空管の構造を示す概観図、第４図は本発
明の第二の実施例、第５図は本発明の第三の実施例にお
けるカソード電極部構造をそれぞれ示す概観図で、図に
おいて、１は基板、２は絶縁体層、２ａは前記絶縁体の
開口部、３はカソード電極、３ａはＷ等の高融点金属層
、３ｂは低抵抗金属層、３Ｃは仕事関数の小さい物質層
、３ｄはアンダーエッチ部、４はアノード電極、５はグ
リッド電極、６は電子の走行軌道をそれぞれ表わしてい
る。
次に本発明の第一の実施例の形成プロセスフローについ
て説明する。
て説明する。
第１図（ａ）は絶縁体層２を形成した基板１主面上にフ
ォトレジストを塗布し、ＥＢ露光またはＦＩＢ描画によ
り線幅℃が約０．４μｍのパターンを転写し、続いて金
属材料を蒸着後、リフトオフして前記フォトレジスト露
光部にカソード電極３パターンを形成した状態で、この
状態の後、前記約０．４μｍ幅の線状のカソード電極３
パターンの先端の角度θが約３０度以下の鋭角となるよ
うＦＩＢでカットし、先端の幅が０．１μｍ以下の鋭利
なナイフ状のカソード電極３となす（第１図（ｂｌ参照
）。
ォトレジストを塗布し、ＥＢ露光またはＦＩＢ描画によ
り線幅℃が約０．４μｍのパターンを転写し、続いて金
属材料を蒸着後、リフトオフして前記フォトレジスト露
光部にカソード電極３パターンを形成した状態で、この
状態の後、前記約０．４μｍ幅の線状のカソード電極３
パターンの先端の角度θが約３０度以下の鋭角となるよ
うＦＩＢでカットし、先端の幅が０．１μｍ以下の鋭利
なナイフ状のカソード電極３となす（第１図（ｂｌ参照
）。
次に前記カソード電極３に対向するようアノード電極４
を形成し、前記アノード４とカソード３とを結ぶ線に直
交する方向の基板１面上に、前記アノード４とカソード
３との間隙を挟む形で互いに対向する２つのグリッド電
極５を形成した後、それぞれ対向する前記カソード電極
３．アノード電極４および２つのグリッド電極５下部の
絶縁膜２を反応性イオンエツチング（以下、ＲＩＢと称
す）、または湿式エツチングなどで等方エツチングし、
絶縁膜開口部２ａを形成して、基板１から前記各電極３
〜５の先端を浮かせた状態（第１図（Ｃ）、第２図参照
）にし、第３図にその概観を示すようなマイクロ真空管
を得る。
を形成し、前記アノード４とカソード３とを結ぶ線に直
交する方向の基板１面上に、前記アノード４とカソード
３との間隙を挟む形で互いに対向する２つのグリッド電
極５を形成した後、それぞれ対向する前記カソード電極
３．アノード電極４および２つのグリッド電極５下部の
絶縁膜２を反応性イオンエツチング（以下、ＲＩＢと称
す）、または湿式エツチングなどで等方エツチングし、
絶縁膜開口部２ａを形成して、基板１から前記各電極３
〜５の先端を浮かせた状態（第１図（Ｃ）、第２図参照
）にし、第３図にその概観を示すようなマイクロ真空管
を得る。
また第４図に示した本発明の第２の実施例は、第１の実
施例において、カソード電極３の高融点金属層３ａ上に
、前記カソード部３の先端部を除き、低抵抗金属層３ｂ
を積層することによってエミッション電流を多く流せる
ようにした構造であり、また第５図に示した第三の実施
例は、第一の実施例において、カソード電極３の高融点
金属層３ａ上に仕事関数の小さい（〜３ｅＶ）’？＋質
（例えばＣｓ○、ＣｓＦ、ＢａＯなど）層３Ｃをスパッ
タリングデポジション等で約１０００人層し、さらに前
記下層部の高融点金属層３ａを約１０００人はどアンダ
ーエッチ３ｄすることによって、電子を放出しやすくし
た構造である。
施例において、カソード電極３の高融点金属層３ａ上に
、前記カソード部３の先端部を除き、低抵抗金属層３ｂ
を積層することによってエミッション電流を多く流せる
ようにした構造であり、また第５図に示した第三の実施
例は、第一の実施例において、カソード電極３の高融点
金属層３ａ上に仕事関数の小さい（〜３ｅＶ）’？＋質
（例えばＣｓ○、ＣｓＦ、ＢａＯなど）層３Ｃをスパッ
タリングデポジション等で約１０００人層し、さらに前
記下層部の高融点金属層３ａを約１０００人はどアンダ
ーエッチ３ｄすることによって、電子を放出しやすくし
た構造である。
なお、上記第２．第３の実施例においては、第１の実施
例方法において用いたＥＢ露光またはＦＩＢと蒸着リフ
トオフとの組合せの代わりに、スパッタリングデポジシ
ョン後のイオンミリングによる加工によって約０．４μ
ｍ幅の線状のカソードパターンを形成することができる
。
例方法において用いたＥＢ露光またはＦＩＢと蒸着リフ
トオフとの組合せの代わりに、スパッタリングデポジシ
ョン後のイオンミリングによる加工によって約０．４μ
ｍ幅の線状のカソードパターンを形成することができる
。
以上のように、この発明に係るマイクロ真空管およびそ
の製造方法によれば、カソード電極をサブ≧クロンレベ
ル以下の線幅で形成し、さらにカソードの先端をＦＩＢ
で細く加工するようにしたので、カソードから電子が放
出されやすく、かつカソード電極形状やカソード、アノ
ード間の距離を均一に形成できるだけでなく、マイクロ
真空管の構造をプレーナ状に構成でき、既存のプレーナ
型の半導体集積回路上へ他の素子と同時に形成すること
が可能となる効果がある。
の製造方法によれば、カソード電極をサブ≧クロンレベ
ル以下の線幅で形成し、さらにカソードの先端をＦＩＢ
で細く加工するようにしたので、カソードから電子が放
出されやすく、かつカソード電極形状やカソード、アノ
ード間の距離を均一に形成できるだけでなく、マイクロ
真空管の構造をプレーナ状に構成でき、既存のプレーナ
型の半導体集積回路上へ他の素子と同時に形成すること
が可能となる効果がある。
また、カソード電極の高融点金属層上に、前記カソード
部の先端部を除き、低抵抗金属層を積層した構造にした
ので、エミッション電流を多く流すことが出来、また、
カソード電極の高融点金属０ 層上に仕事関数の小さい（〜３ｅＶ）物質を積層し、さ
らに前記下層部の高融点金属層をアンダーエッチした構
造にしたので、電子をさらに放出しやすくすることがで
きる効果がある。
部の先端部を除き、低抵抗金属層を積層した構造にした
ので、エミッション電流を多く流すことが出来、また、
カソード電極の高融点金属０ 層上に仕事関数の小さい（〜３ｅＶ）物質を積層し、さ
らに前記下層部の高融点金属層をアンダーエッチした構
造にしたので、電子をさらに放出しやすくすることがで
きる効果がある。
第１図はこの発明の一実施例におけるマイクロ真空管の
構造を示す概観図、第２図は第１図（Ｃ１のＡ−Ａ ’
線断面図、第３図はこの発明のマイクロ真空管の構造を
示す概観図、第４図は本発明の第２の実施例を示す図、
第５図は本発明の第３の実施例のそれぞれカソード電極
部構造を示す概観図、また、第６図および第７図は従来
のマイクロ真空管の構成を示す断面図である。 図において、１は基板、２は絶縁体層、２ａは前記絶縁
体の開口部、３はカソード電極、３ａは高融点金属層、
３ｂは低抵抗金属層、３Ｃは仕事関数の小さい物質層、
３ｄはアンダーエッチ部、４はアノード電極、５はグリ
ッド電極、６は電子の走行軌道をそれぞれ表している。 なお図中同一符号は同−又は相当部分を示す。 １
構造を示す概観図、第２図は第１図（Ｃ１のＡ−Ａ ’
線断面図、第３図はこの発明のマイクロ真空管の構造を
示す概観図、第４図は本発明の第２の実施例を示す図、
第５図は本発明の第３の実施例のそれぞれカソード電極
部構造を示す概観図、また、第６図および第７図は従来
のマイクロ真空管の構成を示す断面図である。 図において、１は基板、２は絶縁体層、２ａは前記絶縁
体の開口部、３はカソード電極、３ａは高融点金属層、
３ｂは低抵抗金属層、３Ｃは仕事関数の小さい物質層、
３ｄはアンダーエッチ部、４はアノード電極、５はグリ
ッド電極、６は電子の走行軌道をそれぞれ表している。 なお図中同一符号は同−又は相当部分を示す。 １
Claims (2)
- （１）カソード電極からアノード電極に向かって走行す
る電子を、前記カソード電極とアノード電極との中間に
位置し電子の走行軌道の接線方向に垂直な方向に電界を
かけるように配された２つのグリッド電極間の電圧によ
って制御するマイクロ真空管において、 絶縁体基板または絶縁膜を形成した基板主面（以下、単
に基板主面と称す）の凹部上にその先端がはみ出すよう
に形成された、線状かつ鋭利な先端を有するナイフ状の
カソード電極と、 前記絶縁体基板の凹部を挟んで該カソード電極と対向し
、かつその先端が該絶縁基板の凹部上にはみ出すように
形成された線状のアノード電極と、前記アノード・カソ
ードを結ぶ線に直交しかつ前記絶縁体基板の凹部を挟む
ように相互に対向し、かつその先端が該絶縁体基板の凹
部上にはみ出すように形成された２つの線状のグリッド
電極とを備えたことを特徴とするマイクロ真空管。 - （２）カソード電極からアノード電極に向かって走行す
る電子を、前記カソード電極とアノード電極との中間に
位置し電子の走行軌道の接線方向に垂直な方向に電界を
かけるように配された２つのグリッド電極間の電圧によ
って制御するマイクロ波真空管の製造方法において、 絶縁体基板または絶縁膜を形成した基板主面（以下、単
に基板主面と称す）上にフォトレジストを塗布し、電子
ビーム露光（以下、ＥＢ露光と称す）または収束イオン
ビーム（以下、ＦＩＢと称す）により線状のカソードパ
ターンをパターニングする工程と、 金属材料を蒸着後リフトオフし、前記フォトレジスト露
光部に金属パターンを形成する工程と、前記線状の金属
パターンの先端が鋭角となるようにＦＩＢでカットし、
先端が鋭利なナイフ状のカソード電極を形成する工程と
、 前記カソード電極に対向するように線状のアノード電極
を形成する工程と、 前記アノード・カソードを結ぶ線に直交する方向の基板
主面上に、前記アノード・カソードの間隙を挟むように
互いに対向する２つの線状のグリッド電極を形成する工
程と、 それぞれ対向する前記カソード・アノード両電極および
２つのグリッド電極下部の基板または絶縁膜を反応性イ
オンエッチング（以下、ＲＩＥと称す）または湿式エッ
チングなどで等方エッチングし、前記絶縁体基板または
絶縁膜を形成した基板から前記各電極の先端を浮かせた
状態にする工程とを備えたことを特徴とするマイクロ真
空管の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058842A JPH03261040A (ja) | 1990-03-09 | 1990-03-09 | マイクロ真空管およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058842A JPH03261040A (ja) | 1990-03-09 | 1990-03-09 | マイクロ真空管およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03261040A true JPH03261040A (ja) | 1991-11-20 |
Family
ID=13095910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058842A Pending JPH03261040A (ja) | 1990-03-09 | 1990-03-09 | マイクロ真空管およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03261040A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594761A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 電界放出型真空管及びその製造方法 |
| JPH0737545A (ja) * | 1992-12-22 | 1995-02-07 | Korea Electron & Telecommun Res Inst | 光ゲートを有するトランジスタおよびその製造方法 |
| US5463226A (en) * | 1993-07-22 | 1995-10-31 | Fuji Electric Co., Ltd. | Electromagnetic wave detecting apparatus |
| US5631524A (en) * | 1993-07-28 | 1997-05-20 | Fuji Electric Co. Ltd. | Switching apparatus |
| KR100266837B1 (ko) * | 1991-01-28 | 2000-09-15 | 이데이 노부유끼 | 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 |
-
1990
- 1990-03-09 JP JP2058842A patent/JPH03261040A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266837B1 (ko) * | 1991-01-28 | 2000-09-15 | 이데이 노부유끼 | 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 |
| JPH0594761A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 電界放出型真空管及びその製造方法 |
| JPH0737545A (ja) * | 1992-12-22 | 1995-02-07 | Korea Electron & Telecommun Res Inst | 光ゲートを有するトランジスタおよびその製造方法 |
| US5463226A (en) * | 1993-07-22 | 1995-10-31 | Fuji Electric Co., Ltd. | Electromagnetic wave detecting apparatus |
| US5631524A (en) * | 1993-07-28 | 1997-05-20 | Fuji Electric Co. Ltd. | Switching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214346A (en) | Microelectronic vacuum field emission device | |
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| JP2574500B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JP2613669B2 (ja) | 電界放出素子及びその製造方法 | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JP3249288B2 (ja) | 微小真空管およびその製造方法 | |
| JPH03261040A (ja) | マイクロ真空管およびその製造方法 | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| JP3388870B2 (ja) | 微小３極真空管およびその製造方法 | |
| JP2601091B2 (ja) | 電子放出素子 | |
| US5827100A (en) | Method for manufacturing field emission device | |
| JPH0612974A (ja) | 電子放出素子 | |
| JP3390255B2 (ja) | 電界放出陰極装置及びその製造方法 | |
| JPH04206124A (ja) | 電子放出素子の製造方法 | |
| JP3127054B2 (ja) | 電界放出型真空管 | |
| JP2601085B2 (ja) | 機能性電子放出素子およびその製造方法 | |
| JPH03295130A (ja) | 電子放出素子 | |
| KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH06139918A (ja) | 電子放出素子 | |
| JPH04284325A (ja) | 電界放出型陰極装置 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
| KR960005331B1 (ko) | 측벽을 이용한 전자방출 기판 제조방법 | |
| JP3156265B2 (ja) | 機能性電子放出素子の製造方法 | |
| KR100274793B1 (ko) | 선형 전계방출 이미터 및 그의 제조방법 | |
| JPH04296422A (ja) | 電子放出素子 |