JPH03295277A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に一部にツェナーダイオードを
有する半導体装置に係わり、たとえば、デイスプレーを
ドライブする半導体装置に適用して有効な技術に関する
。

〔従来の技術〕

半導体装置の一つとして、たとえば特開昭５１−７８１
８１号に記載されているように、トランジスタや保護素
子としてのツェナーダイオード（定電圧ダイオード）や
ダンパーダイオードをモノリシックに形成した半導体装
置がある。

この半導体装置は、トランジスタのベース（Ｂ）とコレ
クタ（Ｃ）間にツェナーダイオードが設けられ、コレク
タとエミッタ（Ｅ）間にダンパダイオードが設けられた
構造となり、具体的には第９図に示されるように、シリ
コンからなるｎ形の基板１の主面に設けられたｎ形から
なるエピタキシャル層２の表層部に、ツェナーダイオー
ド３゜トランジスタ４．ダイオード（ダンパーダイオー
ド）５を有し、周囲にｎ←形のガードリング６を有する
構造となっている。前記エピタキシャル層２の表層部に
はｐ形層１０が複数段けられ、隣り合う一対のＰ形層１
０間にｎ１形層１１が設けられるとともに、このｎ十形
層１１の表層部にはｐ＋形層１２が形成され、これによ
ってツェナーダイオード３が形成されている。また、こ
のツェナーダイオード３のｎ十形層１１およびＰ十形層
１２に接触するＰ形層１０（図中左から２番目のＰ形層
）は、トランジスタ４のベース領域１５を構成する。そ
して、このベース領域１５の表層部中央には、ｎ＋＋形
層からなるエミッタ領域１６が形成されている。したが
って、前記エピタキシャル層２および基板１がコレクタ
領域１７となり、図示はしないが基板１の下面にコレク
タ電極が設けられることになる。

ダンパーダイオード５は、前記ｎ形のエピタキシャル層
２と、一つのＰ形層１０とによって形成されている。ま
た、このｐ形層１０の表層部には、オーミンクコンタク
トのためのｐ十形層２０が形成されている。なお、この
図においては絶縁膜配線層、パッシベーション膜等は省
略されている。

また、エピタキシャル層２に形成されるツェナーダイオ
ードは、イオン打ち込みや熱拡散にょって形成されてい
る。

〔発明が解決しようとする課題〕

上記のように、従来のツェナーダイオードは、エピタキ
シャル層２にイオン打ち込みや熱拡散によって相互に異
なる不純物層を重ねて形成する二とによって形成してい
る。しかし、このような構造では、ツェナー耐圧を一定
にすることが難しいということが本発明者によってあき
らかにされた。

すなわち、イオン打ち込みや熱拡散によって不純物層を
形成した場合、各不純物層の不純物プロファイルは、第
１０図の横軸を拡散深さ（μｍ）とし、縦軸を不純物濃
度（ｃ　ｍ−’）とするグラフに示されるように、ｎ十
形層１１およびｐ“形層１２の不純物プロファイルは傾
きを持つようになる。

製造にあっては、ツェナーダイオード３の形成工程後に
、トランジスタ４のエミッタ領域が形成されるが、トラ
ンジスタの電流増幅率ｈＦ、は、このエミッタ領域形成
のための拡散時間のコントロールにより行われる。この
ため、このエミッタ領域形成時、先に形成されているｐ
＋形層１２ではさらに不純物の拡散が拡がる。したがっ
て、エミック拡散終了時点では、第１０図のグラフにお
いて点線で示すように、ｐ１形層１２の不純物プロファ
イルは変化する。この結果、ｐｎ接合点はＡからＢに変
化するとともに、前記ｎ十形層１１の不純物プロファイ
ルに傾きがあることから、ｐｎ接合の不純物濃度も変化
し、Ｎ、からＮ、と低濃度になってしまう、したがって
、仕様が変わり、トランジスタの電流増幅率ｈＦＥを変
化させた場合、ツェナー耐圧も変化してしまう。

本発明の目的は、モノリシックに形成されるツェナーダ
イオードのツェナー耐圧を常に一定にできる半導体装置
を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

（課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明のトランジスタ、ツェナーダイオード
、ダンパーダイオードをモノリシックに形成した半導体
装置は、その製造において、エピタキシャル層の表層部
に選択的にエピタキシャル成長を行って、不純物濃度が
各深さで一定となるｎ十形層を形成した後、このｎ４形
層の表層部にｎ十形層を拡散によって形成することによ
ってツェナーダイオードを形成するとともに、その後に
トランジスタのエミッタ領域等を形成している。

〔作用〕

上記した手段によれば、本発明のトランジスタツェナー
ダイオード、ダンパーダイオードをモノリンツクに形成
した半導体装置は、その製造において、選択的にエピタ
キシャル成長によって形成されかつ各深さで不純物濃度
が均一となるｎ十形層の表層部にｎ十形層を形成した構
造となっていることから、トランジスタのｔｆｔ増幅率
り、えを決定するためのエミッタ領域形成時に、ｐ３形
層の拡散が進み、ｐｎ接合の位置（深さ）が変化しても
、ｎ十形層では不純物濃度が各深さで一定となっている
ため、ツェナー耐圧は常に一定となる。

したがって、電流増幅率ｈｙｔおよびツェナー耐圧のコ
ントロールを共に両立させて高精度に行えることとなる
。また、このことは、トランジスタの幅広い電流増幅率
ｈｒｔの対応も可能となり、製造時の処理条件を選択す
ることによって、常に一定のツェナー耐圧を有しかつ所
望の電流増幅率り２、を有する半導体装置を得ることが
できることになる。

以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例による半導体装置の要部を示
す模式図、第２図は同じく等価回路図、第３図は同じく
ツェナーダイオードの不純物プロファイルを示すグラフ
、第４図は同じく本発明の半導体装置が使用される回路
例を示す模式的回路図、第５図〜第８図は同じく本発明
の半導体装置の製造各工程における断面図であって、第
５図は選択的にエピタキシャル層が形成された基板の断
面図、第６図はベース領域等ｐ形層が選択的に形成され
た基板の断面図、第７図はｐ十形層が選択的に形成され
た基板の断面図、第８図はエミッタ領域等ｎ←形層が選
択的に形成された基板の断面図である。

この実施例のトランジスタ、ツェナーダイオード、ダン
パーダイオードをモノリシックに形成した半導体装置は
、第２図の等価回路で示されるように、トランジスタ４
のベース（Ｂ）とコレクタ（Ｃ）間にツェナーダイオー
ド３が組み込まれるとともに、エミッタ（Ｅ）とコレク
タ間にダンパーダイオード５が組み込まれ、第１図に示
されるような構造となっている。なお、第１図では、絶
縁膜、配線層、パッシベーション膜等は省略しである。

この半導体装置３０は、第１図に示されるように、ｎ形
のシリコンからなる基板１の主面に設けられたｎ形から
なるエピタキシャル層２の表層部に、ツェナーダイオー
ド３．トランジスタ４．ダイオード（ダンパーダイオー
ド）５を有し、周囲にｎ→形のガードリング６を有する
構造となっている。前記エピタキシャル層２の表層部に
はｐ形層１０が複数段けられ、隣り合う一対のｐ形層１
０間にｎ十形層１１が設けられるとともに、このｎ＋形
層１１の表層部にはＰ１形層１２が形成され、これによ
ってツェナーダイオード３が形成されている。また、こ
のツェナーダイオード３の下層のｎ＋形層１１および上
層のｐ＋形層１２に接触するＰ形層１０（図中左から２
番目のＰ形層）は、トランジスタ４のベース領域１５を
構成する。

そして、このベース領域１５の表層部中央には、ｎ”形
層からなるエミッタ領域１６が形成されている。したが
って、前記エピタキシャル層２および基板１がコレクタ
領域１７となり、図示はしないが基板１の下面にコレク
タ電極が設けられることになる。

ダンパーダイオード５は、前記ｎ形のエピタキシャル層
２と、一つのｐ形層１０とによって形成されている。ま
た、このＰ形層１０の表層部には、オーミックコンタク
トのためのｐ十形層２０が形成されている。

ところで、これが本発明の特徴の一つであるが、前記ツ
ェナーダイオード３のｎ十形層１１は選択的に形成され
たエピタキシャル層で構成されている。また、このエピ
タキシャル層は第３図に示されるように、不純物濃度が
ＮＡとその深さ全域に亘って略一定となるように形成さ
れている。この結果、この半導体装置３０の製造におい
て、ｐ＋形層１２を形成した後に再度熱が加わってｐ十
形７１１２の拡散フロントがＡ　（ＤＡ　）からＣ（Ｄ
。

）と進んでも、前記ｎ十形層１１の不純物濃度は、その
深さ方向で均一となっていることから、ｐｎ接合での不
純物濃度は常にＮＡと一定となる。したがって、トラン
ジスタの電流増幅率ｈＦＥをコントロールするために、
ｐ十形層１２の拡散時間を変化させてもツェナー耐圧は
変化しなくなり、ツェナーダイオードの特性が安定する
。

つぎに、このような半導体装置３０の製造方法について
説明する。

半導体装置３０の製造においては、第５図に示されるよ
うに、主面にエピタキシャル層２を有する基板１が用意
される。この基板１およびエピタキシャル層２は共にｎ
導電型となっているとともに、不純物濃度は基板ｌが１
０”ｃｍ−”程度、エピタキシャル層２が１０”ｃｍ−
’程度となっている。また、前記エピタキシャル層２の
厚さは１０〜１５μｍ程度で、基板１とエピタキシャル
層２の全体の厚さは、完成品の状態では１６０μｍ程度
となり、製造時では３５０μｍ程度となっている。なお
、基板とは基板１自体あるいはエピタキシャル層２を有
する基板１を指すものとする。

このような基板において、最初に基板の表層部に選択的
にツェナーダイオード形成のためのｎ＋形層１１が形成
される。すなわち、基板の主面全域にはＳｉＯ□膜等か
らなる絶縁膜２１が設けられた後、この絶縁膜２１は常
用のホトリソグラフィによって部分的に除去されてパタ
ーニングされる。その後、このパターニングされた絶縁
膜２１をマスクとしてエツチングが行われ、エピタキシ
ャルＮ２の表層部に深さ１μｍ程度の富みが設けられる
。ついで、この窪みには、窪みを塞ぐようにｎ十形層１
１がＭＯＣＶＤ　（有機金属熱分解法）等のエピタキシ
ャル成長法によって形成される。このエピタキシャル成
長の際、不純物としてたとえば燐（Ｐ）が所望濃度入れ
られる結果、不純物濃度が１０１７ｃ＋ｆｆ−’程度と
なるｎ◆形層１１が形成されることになる。

つぎに、第６図に示されるように、基板１の主面側には
新たなパターンの絶縁膜２２が形成されるとともに、こ
の絶縁膜２２をマスクとして所定個所にボロン等の不純
物が打ち込まれかつ熱拡散（アニール）によって複数の
ｐ形層１０が形成される。このｐ形層１０は、その深さ
が３ｐｍ程度となっている。前記絶縁膜２２は、前記絶
縁膜２１を除去した後新たに設けた絶縁膜あるいは前記
絶縁膜２１上に重ねて設けた絶縁膜をパターニングする
ことによって形成される。これらｐ形Ｉｗ１０はトラン
ジスタ４０ベース領域１５やダンパーダイオード５のＰ
影領域等となる。また、基板１およびエピタキシャル層
２は、トランジスタ４のコレクタ領域１７となる。

つぎに、第７図に示されるように、前記同様に基板１の
主面側に絶縁膜２３が部分的に形成されるとともに、イ
オン打ち込みおよび熱拡散によってツェナーダイオード
３の上層であるｐ＋形層１２およびダンパーダイオード
５のコンタクト用のｐ＋形層２０が形成される。このｐ
＋形層１２およびｐ十形層２０は、０．６μｍ程度の深
さに形成される。

つぎに、第８図に示されるように、前記同様に基板１の
主面側に絶縁膜２４が部分的に形成され、かつイオン打
ち込みおよび熱拡散によって不純物濃度が１０１９〜１
０ｔ０ｃｍ−’程度となるｎ＋◆形層が形成される。こ
のｎ″形層、ベース領域１５の表層部の一部に設けられ
たエミッタ領域１６や基板１の表層部周縁に設けられた
ガードリング６を構成する。

その後、特に図示はしないが、前記基板１の主面側には
、各素子の電極が設けられるとともに、基板ｌの下面側
にはコレクタｔｉが設けられる。

なお、前記コレクタ電極の形成に先立って、基板１の下
面はエツチングあるいは研磨されて厚さの訓整が行われ
る。

このようにして、第２図に示されるような等価回路を存
する半導体装ｆｆ３０が製造される。

このような半導体装置３０は、たとえば、第４図に示さ
れるような回路に組み込まれて使用される。この回路は
、発光ダイオード（ＬＥＤ）で構成されるデイスプレー
のドライブ回路であって、半導体装置３０のベース（Ｂ
）ｉｔ極にＣＭＯ５３１の出力が抵抗３２を介して接続
され、ＬＥＤを駆動させる。なお、同図で示す３３はグ
ランドである。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明の半導体装置にあっては、ツェナーダイオ
ードは深さ方向において不純物濃度が均一なエピタキシ
ャル層と、このエピタキシャル層の表層部に設けられた
不純物層とによって形成されていることから、製造時前
記エピタキシャル層の表層部の不純物層がトランジスタ
の電流増幅率ｈＩを決定するための熱拡散時に拡散して
も、ツェナーダイオードのｐｎ接合の不純物濃度は変化
せず常に一定に維持されるという効果が得られる。

（２）上記（１）により、本発明によれば、ツェナー耐
圧の安定した半導体装置を再現性良く製造できるという
効果が得られる。

（３）上記（１）により、本発明によれば、トランジス
タのエミッタ拡散をコントロールして所望の１！１流増
幅率ｈＦＥを有する半導体装置を製造しても、常に一定
のツェナー耐圧を有する半導体装置を得ることができる
という効果が得られる。

（４）上記（３）により、本発明によれば、トランジス
タを保護するツェナーダイオードのツェナー耐圧を低下
させることなく、各設計仕様に対応した電流増幅率ｈＦ
Ｅを有する半導体装置を製造することができるという効
果が得られる。

（５）本発明の半導体装置は、トランジスタのベース・
コレクタ間にツェナーダイオードを、エミッタ・コレク
タ間にダンパーダイオードをモノリシックに形成してい
ることから、部品点数の低減が可能となり、かつコンパ
クトとなるという効果が得られる。

（６）上記（１）〜（５）により、本発明によれば、ト
ランジスタの電流増幅率ｈｙｔのコントロールのための
処理時間の長短如何に係わらず、一定のツェナー耐圧を
有する半導体装置を再現性良く製造できる。したがって
、本発明によれば、ツェナー耐圧を一定に保ちかつ電流
増幅率ｈｒｔがそれぞれ異なる幅広い製品群（グレード
品）を提供できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、選択的に設け
るエピタキシャル層は、トランジスタのベース領域等と
なる不純物層を形成した後に設けるようにしても前記実
施例同様な効果が得られる。また、前記ｎ十形層をイオ
ン打ち込みと熱拡散で形成し、かつ不純物層の深さを深
くして深さ方向の不純物濃度勾配を平坦化することによ
っても、ツェナー耐圧の変動を低く抑えることもできる
。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である保護ダイオードをモ
ノリシックに組み込んだ半導体装置の製造技術に適用し
た場合について説明したが、それに限定されるものでは
ない。

本発明は少なくとも相互に異なる２種類以上の不純物層
を有する半導体デバイスの製造技術に適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

本発明の半導体装置にあっては、ツェナーダイオードは
エピタキシャル成長によって選択的に形成された不純物
層の表層部に他の導電型の不純物を拡散させて拡散層を
設けることによって形成されるため、前記拡散層の深さ
によってｐｎ接合の不純物濃度は変化しないことから、
ツェナー耐圧は常に一定となる。また、本発明によれば
、ツェナー耐圧を一定とし、かつ電流増幅率の異なる幅
広い製品群をも提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の要部を示
す模式図、 第２図は同しく等価回路図、 第３図は同じくツェナーダイオードの不純物プロファイ
ルを示すグラフ、 第４図は同しく本発明の半導体装置が使用される回路例
を示す模式的回路図、 第５図は本発明の半導体装置の製造において使用されか
つ既に選択的にエピタキシャル層が形成された基板の断
面図、 第６図は同じくヘース顛域等ｐ形層が選択的に形成され
た基板の断面図、 第７図は同じくＰ◆形層が選択的に形成された基板の断
面図、 第８図は同じくエミッタ領域等ｎ＋＋形層が選択的に形
成された基板の断面図、 第９図は従来の半導体装置の要部を示す模式的断面図、 第１０図は同じくツェナーダイオードの不純物プロファ
イルを示すグラフである。 １・・・基板、２・・・エピタキシャル層、３・・パン
エナーダイオード、４・・・トランジスタ、５・・・ダ
ンパーダイオード、６・・・ガードリング、１０・・・
Ｐ形層、１１・・・ｎ４−形層、１２・・・Ｐ＋形層、
１５・・・ベース領域、１６・・・エミッタ領域、１７
・・・コレクタ領域、２０・・・Ｐ＋形層、２１〜２３
・・・絶縁膜、３０・・・半導体装置、３１・・・ＣＭ
Ｏ５，３２・・・抵抗、３３・・・第 図 払散うｆ親御〕 第 図 １１−？Ｌ１杉１ １２．２０−７”杉１ １一基板 １０−Ｐ彰１ ２−工し°９キシず１し１ １１−７Ｌ”形層 １２−ｒ杉１

Claims (1)

1. 【特許請求の範囲】 １、半導体からなる基板主面に少なくともトランジスタ
   と、このトランジスタのベースとコレクタ間に組み込ま
   れるツェナーダイオードとがモノリシックに形成されて
   なる半導体装置であって、前記ツェナーダイオードは前
   記基板の主面に選択的に設けられた選択的エピタキシャ
   ル層と、この選択的エピタキシャル層の表層部に形成さ
   れた不純物層によってｐｎ接合が形成されていることを
   特徴とする半導体装置。 ２、前記選択的エピタキシャル層の不純物濃度は、各深
   さともに均一となっていることを特徴とする特許請求の
   範囲第１項記載の半導体装置。