JPH03295374A - 集積走査回路を備えたカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明は積分走査回路を有するカメラに関し、特に非常
に精密なカメラであって小型製品の製造への応用に関す
る。 ［０００２］

【従来の技術】

従来から、集積走査回路を備えたカメラが知られている
。集積走査回路にはいわゆる電荷結合構造を用いる。本
発明の記述を通して、これらの構造は電荷結合装置用の
ＣＣＤ　（略称基）に関連する。本明細書の理解を容易
にするためｋ，学会誌ＪＴｅｃｈｎｉｑｕｅｓ　ｄｅ　
Ｉ　Ｉｎｇｅｎｉｅｕｒｊの章Ｅ２２１．０　（ｐｐ、
　　１〜ｐｐ。１２）を参照するべきである。それは、
電荷結合装置の概要を示すと共にカメラへの応用を示し
ている。 ［０００３］ 図１はＣＣＤの構造と作用との大略記述を与えている。 １個の絶縁層（例えば酸化シリコン５ｉｏ２）　１６が
半導体基板１５（例えば、シリコンＳｉ）に配置されて
いる。ゲートとして公知の電極４が絶縁層１６に埋設さ
れている。各ゲートの端部は隣接ゲートの端部で重なり
合っている。 ［０００４］ 図示を略す接続線を経由してゲートの一つに印加された
適宜の制御電位は、絶縁体と半導体との接触面の電位を
変更する。選択ゲートに対して垂直ｋ，キャリアは、電
荷空乏領域５を形成するためｋ，数μｍの厚さに渡って
シリコン（半導体基板１５）内で移動される。 ［０００５］ ゲート４に印加された制御電位の結果として、三個のゲ
ートは電子で充満される電位の井戸（電荷空乏領域５の
占有準位）を形成可能であることが明かである。他のゲ
ート間では、電位の階段はそのゲートに印加された制御
電位によって調整可能の増幅を有する。 ［０００６］ 電位の井戸に蓄積された電荷は、適宜の制御電位を印加
することによってゲートによって画成されるＣＣＤの異
なる段に移送されるかその異なる段の他の電荷に付加さ
れる。そのようなＣＣＤの異なる使用は後述する。 ［０００７］ 図２．３．４は、先行技術の集積走査回路を備えたカメ
ラを記述している。 ［０００８］ よく知られているようｋ，記録されるべき像は配列検出
器をその列に垂直に横切って動く。各撮像に対して、検
出器は照明された画素を意味する信号を供給す行内の全
ての検出器は、同一・画素によって横切られる。 ［０００９］ 列走査回路に連結された１個の行検出器は移動中に同一
画素を意味する信号を集合しかつ加算することを可能に
する。 ［００１０］ 行走査回路は異なる列走査回路を接続し、かつ像の列を
意味する信号を形成するために供給する信号の多重化を
確保する。このようｋ，その像はカメラ出力端で列から
列に供給される。 ［００１１］ 同一画素を意味する信号の加算動作は、信号ノイズ比を
改善する平均値に対応する。 ［００１２］ 省エネルギーの小型カメラを得るためｋ，行列走査回路
は同一基板に集積されたＣＣＤタイプ構造によって製造
される。 ［００１３］ 図２は公知のカメラの全体図である。一方、図３は検出
手段を示す部分図である。検出される輻射（たとえば、
赤外検出用のカドミラムチルミラムＣｄＴｅの輻射）に
対して透明な第１基板１０は行列形式に配列された検出
器１２の配列を支持する。 ［００１４］ 感光層１３（例えば、赤外検出用のＨｇＣｄＴｅの感光
層）は基板１０の一面を被覆する。検出器１２は層１３
を含むＰ−Ｎ接合からなる。符号１４は検出器の接触子
に対応する。 ［００１５］ 第１基板１０に臨む第２基板はＣＣＤからなる電気的読
み出し走査回路を実行する。例えばシリコンからなる半
導体基板１５は例えば酸化シリコンＳｉｏ２の絶縁層１
６により被覆されている。その絶縁層１６には、ＣＣＤ
ゲートを構成する電極１７．１８１９．３２が形成され
ている。そのゲート１７．１８．１９は、所定の読み出
し時間の間照明効果のもとて検出器１２によって供給さ
れた電気信号の積分を許容する三段の読み出し回路を定
義する。インジウムボール２４は分離基板１０に設けら
れた検出器１２と層１６（基板１５）に形成された接合
１１．ａを経由する読み出し回路２２との間の接続を接
触子１４．１４′　　を介して確保する。読み出し回路
２２の第１段のゲート１７は１個のＭＯＳ）ランジスタ
（そのソースは接合１１ａによって構成され、かつ、そ
のドレインはゲート１８の下で電荷空乏領域によって構
成される）を形成し、第２段（ゲート１８）によって形
成されるキャパシタと検出器１２との間の整合を図る。 積分は第２段によってもたらされる。第３段（ゲート１
９）は積分中は開成しかつ後述する走査回路（ゲート３
２は列走査回路のゲートの一つを意味する）に積分信号
を供給する間は閉成しているスイッチとして機能する。 読み出し回路の各段は［００１６］ 光学系は主としてモータ２８からなる手段によって交互
の方向に回転運動を行うミラー２６によって構成される
。そのミラー２６は像３０を検出器の列上でその列に垂
直に移行させるために用いる。例えば、像の移動の一周
期は全体として通常のビデオ信号に関係させるために４
０ｍ５毎に生じる。 ［００１７］ その手段による作動手順はより詳細に図４を参照しつつ
後述することにする。 なお、その図４にはその走査回路に接続された行検出器
が示されている。 ［００１８］ 行は４個の検出器１２ａ、　１２ｂ、　１２ｃ、　１２
ｄによって形成される。列走査回路は遅延と加算とを実
行する処理回路３４からなる（処理回路は、後述する遅
延時間と積分とのためにＴＤＩ（略称芯）を用いる）。 そのような装置においては、ＴＤＩ処理回路は、ＣＣＤ
によって形成される。各ＣＣＤゲートは処理回路の一段
を形成する。 ［００１９］ 各検出器１２ａ、　１．２ｂ、　１２ｃ、　１２ｄは、
図３で述べたようｋ，処理回路３４の段３２ａ、　３２
ｂ、　３２ｃ、　３２ｄに読み出し回路２２ａ、　２２
ｂ、　２２ｃ、　２２ｄを横切って接続される。像の通
過中、検よる言売取りである）。 駆動比は列検出器上での像の運動速度に同期される。１
個の撮像は１個の画素が同一行内のある検出器から他の
検出器に向かって横切るときにいつでも得られる。この
ようｋ，撮像は、本構造においてはＴＤＩ処理回路３４
の１個の段３２と１個の走査回路２２とを統合する検出
領域４０ａと同数の画素に分解される。各検出領域は検
出器１２と検出回路４０とを有する。それゆえｋ，画素
の幅は検出領域４０ａの幅に対応する。 ［００２０１ 図４には、それらの理解を容易にするための検出回路４
０として同一平面内に検出器１２が示されている。実際
には図３に見られるようｋ，検出器は検出回路の上に設
けられ、互いに接触されている。各検出器は全検出領域
４０ａに設けられている。関連する検出回路は前記検出
領域内の検出器の下方に配置される。 ［００２１］ 撮影が行われると、読み出し時間の間、各検出器１２ａ
、　１２ｂ、　１２ｅ、　１２ｄは読み出し回路２２ａ
、　２２ｂ、　２２ｃ、　２２ｄによって積分された電
気信号を接続されたそれに供給する。読み出しの最後で
は、読み出された信号はＴＤＩ処理回路３４の異なる段
３２ａ、　３２ｂ、　３２ｃ、　３２ｄに記録され、か
つ、先行する撮像に対応する段の中にすでに存在する信
号に付加される。その信号は、次の段に向かって移送（
本例では右の段に向かって移送）を受ける。段３２ａに
含まれる信号は段３２ｂに転送される。また、段３２ｂ
に含まれる信号は段３２ｅに転送される。 ［００２２］ それゆえｋ，ＴＤＩ処理回路３４は異なる検出器から到
来しかつ横切った同一画素を意味する信号を加算するこ
とが可能である。 ［００２３］ このようｋ，先行の各撮影に対して、段３２ａは空にな
る。段３２ｂは最終の撮影の間、段３２ａによって検出
器１２ａから到来して記録された信号を含む。段３２ｃ
は最終から一つ手前の撮像の間、最終撮像中に段３２ｂ
によって記録された信号に付加されて段３２ａによって
記録された信号を含む。段３２ｄは段３２ａ、　３２ｂ
、　３２ｃからの信号であって最終から二つ前と最終か
ら一つ前と最後とからなる信号の和を含む。 ［００２４］ 以下の各撮像について、段３２ｄは異なる段によって生
成された信号群の加算に対応する１個の信号を含む。各
信号群は連続する検出器１２ａ、　１２ｂ、　１２ｃ、
　１２ｄを横切った同一画素を意味する。 ［００２５］ 移動中、和信号は段３２ｄからマルチプレクサ３８の段
３６に転送される。マルチプレクサ３８は異な゛る列か
ら到来する和信号を連続して出力端Ｓ■に供給する。マ
ルチプレクサ３８は通常ＣＣＤ構造を有し、行走査回路
を形成する。このようｋ，各撮像に対して、マルチプレ
クサ３８は像３０の一列を意味する信号列を供給する。 ［００２６］ 各検出器から到来する信号で同一画素を意味する信号は
厳密には同一ではない。このようｋ，同一励起に対する
二つの検出器の応答は微細に異なる。特ｋ，各検出器に
よって供給される信号を撹乱するノイズは同一ではない
。しかしながら各検出器からの干渉ノイズは相関がない
。 ［００２７］ 同一行に属する連続する検出器から到来する異なる信号
の加算の結果として、処理回路３４の出力端から供給さ
れる信号は係数４により４倍（Ｎ個の行検出器に対して
Ｎ倍）される。一方、ノイズは係数２　（Ｎ個の行検出
器に対してルー）Ｎ倍）により２倍されるのみである。 信号ノイズ比は、１個の列検出器（単一の検出器を有す
る１行のみからなる）を有する手段と比較して係数２　
（Ｎ個の行検出器に対してルートＮ）によって結果的に
改善される。 ［００２８］

【発明が解決しようとする課題】 そのうえ、検出器が厳密には同一でないということによ
り生じる線状分散は加算によって平均化される。Ｎ個の
行検出器に対して、分散は１個の列検出器を有するカメ
ラと較べて係数ルートＮによって希釈化される。しかし
、この形式のカメラは、各種の不利益を受ける。 ［００２９］ ノイズ発生接続に関して信号の流れは最大とするべきで
あるので、干渉ノイズに対するカメラの感度は、処理回
路３４と検出器１２ａ、　１２ｂ、　１２ｅ、　１２ｄ
との近接を強いる。 ［００３０］ そのうえ、可能な限り良好な空間周波数を得るためｋ，
読み出し回路２２と処理回路３４の一個の段３２とによ
って構成された検出回路４０は考慮する波長についての
回折スポットの大きさに等しいかそれよりも小さい全面
積を有しなければならない。関係する検出器は回折スポ
ットの大きさを被覆していなければならない。平均波長
が１２μｍの赤外光の場合には、回折スポットの直径は
約３５μｍである。それゆえｋ，各検出回路４０はその
制限範囲内に含まれなければならない。 ［００３１） しかしながら、ＴＤＩ処理回路の段の全面積は多数の電
荷（読み出し回路によって供給される信号）を受けるた
めの容量に比例して増加する。このようｋ，図３におい
て、段３２ｂは段３２ａの２倍、段３２ｅは段３２ａの
３倍の面積有する。段３２ｄは各検出器から到来する電
荷を蓄積しなければならないので最大面積を有する。 ［００３２］ 最適分解能を保持するために検出器の近傍に処理回路の
位置を義務づけることに通じる全面積はＴＤＩ処理回路
の多数の連続段についての制限とそれゆえに１−個の行
検出器（先行技術については行当り４個の検出器）を形
成する多数の検出器１２についての制限とに導くことが
明かである。検出器の個数の関数であるＳＺＮ比の改善
は結果的に制限される。 ［００３３］ それゆえｋ，本発明は、良好なＳ／Ｎ比を有する全画像
を意味する１個の信号を得るために同一画像を意味する
非常に多数の信号を加算可能の集積走査回路と非常に多
数の列検出器を受は入れる集積走査回路とを備える一方
、最適分解能を維持するために配置的基準を重要視した
カメラを提供することを目的とする。 ［００３４］ 本発明の他の目的は、低消費のカメラを提供することに
ある。 ［００３５］ ラについてのミラーの初期位置までの戻りによって生じ
る無効時間を除去できる［００３６］ さらｋ，本発明は、行列形式に配列された数個の検出器
からなる集積走査回路を有するカメラを提供することに
ある。 ［００３７］

【課題を解決するための手段】

本発明に係わる集積走査回路を備えたカメラは、その検
出器は照明に比例する電気信号を提供する。光学系は像
の運動方向に垂直に列検出器上で移動させることを可能
にする。数個の読み出し回路は検出器の下で集積された
電荷結合タイプ構造を有する。各読み出Ｉ〜回路は１−
個の検出器に接続される。各読み出し回路は像の移動に
関連してその読み出し回路に接続された検出器によって
供給される電気信号の読み取りを可能にし、読み出し信
号を供給する。各行に対して、列走査回路はＣＣＤタイ
プ構造を有し、同一行の検出器に渡って連続的に移動す
る同一画素の検出に対応する読み出し信号を加算するこ
とを可能にする。そして、その列走査回路は行検出器の
全体に渡って運動する画素を意味する信号を供給する。 １個の行検出回路はＣＣＤタイプ構造を有すると共に行
検出器の段と同一個数を有する行マルチプレクサからな
る。各段は列検出回路に接続され、前記マルチプレクサ
は列走査回路によって供給された異なる信号によって形
成される像列を意味する１個の信号を供給する。　上記
のカメラにおいて、本発明は、以下のことを特徴とする
。 ［００３８］ 光学系は、一又は他の方向に像の運動（反対方向）を可
能にし、列走査回路は同−行の検出器に連続して渡って
移動した同一画素の検出に対応する読み出し走査回路を
追加することを可能にする。そして、列走査回路は一方
向又は反対方向における同一行の全検出に渡って移動し
た画素を意味する信号を提供する。各走査回路の一部分
は、行検出器の下で集積され、他の部分は行検出器の間
隔よりも狭いかあるいは等しい間隔を有して隣接する行
検出器に集積される。 ［００３９］ 列走査回路の異なる作用の配置分散は、互いに同一サイ
ズの検出回路（その検出回路は本発明の場合には、読み
出し回路とその検出器の下に集積された列走査回路の一
部分によって構成される）を有しかつ制限面積（例えば
、３５μｍ）に等しいか又はそれよりも小さい面積の検
出回路を有することとを可能にする。それゆえｋ，各行
に対する検出器の数は制限されない。同一列検出器は、
また、実質的に不活性検出領域を避けるために隣接され
ている。なおそのうえ、各列走査回路の残余の部分は隣
接する検出器に行検出器の間隔と等しいか又はそれより
も狭い間隔で集積されるので、行検出器は、効率的にか
つ連続的に遮光領域なしに配置される。加えて、数個の
検出器配列（たとえば、５１２行かつ３２列）が、いか
なる無効検出域もなしに非常に複雑な配列（４０９６行
と３２列）を得るために連続的に集積され得る。 ［００４０］ 検出器に隣接の集積回路という言葉は、検出器の近傍で
の１個の集積回路を意味する。しかし、同一平面である
必要はない。このようｋ，列走査回路は読み出し走査回
路の平面に集積される。 ［００４１］ 行を形成するＮ個の検出器の有利な実施例によれば、各
列走査回路は以下のものからなる。 ［００４２］ 列マルチプレクサは対応する行検出器の下に集積された
Ｎ個の段を有する。各段は読み出し走査回路に接続され
る。マルチプレクサは異なる段に撮像によって形成され
た読み出し信号を記録可能であり、マルチプレクシング
出力端（ＳＭ）にその読み出し信号を供給する。 ［００４３］ 少なくとも、１個の処理回路は、列マルチプレクサによ
って供給された信号を処理するなめｋ，対応する行検出
器に隣接して集積される。そして、その処理回路は遅延
機能と加算機能とを実行する。前記処理回路は、少なく
とも、像の行を形成する画素を意味する１個の出力信号
を供給する。これらの信号のそれぞれは行検出器の全て
を通過した同一画素に対応する信号の和からなる。 ［００４４］ 各処理回路に対する制御回路は列マルチプレクサの出力
端とその処理回路の入力端とに接続され、前記制御回路
は前記マルチプレクサと前記処理回路との間の信号転送
の禁止解除を行う。 ［００４５］ 制御回路はその検出器又は隣接の同一の検出器の下に集
積される。 ［００４６］ 特殊な実施例によれば、処理回路は中央段で分割されて
加算機能を行う少なくとも２Ｎ段を有する。その中央段
は少なくともＮ−１段を有する第１連続段と少なくとも
Ｎ段を有する第２連続段とに連結される。制御回路は前
記中央段に接続される。 ［００４７］ 変形例によれば、各処理回路の段は、行検出器の整列に
従って長く延びる線条形を有する。連続段は行検出器の
整列に対して垂直に中央段の一方の側に配置されている
。しかしながら、連続段は行検出器の間隔内に配置され
ている。 ［００４８］ 特殊な変形例によれば、各処理回路は行マルチプレクサ
の段に中央段が接続されたＣＣＤタイプ構造を備えたス
イッチを有する。 ［００４９］ 他の変形例によれば、第２連続段はＮ＋１段を有する。 像の１行を形成する連続画素を意味する信号は像の移動
方向に関連して連続段の最終段の一又は他の出力端に供
給される。その最終段は行マルチプレクサの一個の段に
接続される。 ［００５０３ 変形例の実施例においては、制御回路は、列マルチプレ
クサの出力端（ＳＭ）に接続された電荷電圧変換器と処
理回路の中央段に接続された電圧電荷変換器とを有する
。変形例によれば、各処理回路はＵ字形であり、二個の
連続段は互いに平行なＵ字の枝部を形成し、行検出器に
隣接する（好ましくは整列する）。好ましい実施例では
、各連続段はＮ＋１段を有する。 ［００５１］ この好ましい実施例では、各処理回路に対して、連続段
の最終段はＣＣＤタイプ構造のスイッチに接続される。 これらのスイッチは行マルチプレクサの同一段に接続さ
れる。 ［００５２］ 変形例によれば、制御回路は１個の段を備えた１個のＣ
ＣＤタイプ構造を有しスイッチを構成する。この変形例
においては、好ましくは、処理回路の各段は列マルチプ
レクサの段に対して少なくともＮ倍に拡張される。 ［００５３］ 他の変形例においては、制御回路は三段のＣＣＤタイプ
構造を有する。第１段は容量Ｃｓのキャパシタを意味し
、列マルチプレクサの出力端に接続され、第２段は容量
Ｃｐのキャパシタを構成゛し、処理回路の中央段に接続
され、第３段はスイッチを構成する。制御回路は列マル
チプレクサからの電荷の分割機能と剥奪機能とを実行す
るスイッチを形成する。 ［００５４］ この変形例では、好ましくは、処理回路の各段はマルチ
プレクサの段に対して少なくともＮ　（Ｃｓ／　（Ｃｓ
＋Ｃｐ））倍に拡張される。 ［００５５］

【作用】

本発明によれば、光学系は列検出器に対して垂直に像を
一方向と反対方向とに移動させる。各読み出し回路は検
出器によって検出された電気信号により読み出し信号を
出力する。マルチプレクサは異なる信号によって形成さ
れる像の列を意味する信号を供給する。列走査回路は同
一行の検出器を連続的に横切る同一画素の検出に対応す
る読み出し信号を加算する。処理回路は遅延と加算とを
実行する。制御回路はマルチプレクサと処理回路との間
で信号の転送の禁止解除を行う。 ［００５６］

【実施例】

図５は本発明に係わる集積回路を備えたカメラの部分図
を示している。検出器は行列形式に配置されている。そ
の検出器は第１基板（図示を略す）に支持されている。 そして、その検出器は第２基板（図示を略す）上の集積
読み出し走査回路に接続されている。本実施例の記述の
明確化のため、行検出器は４個の検出器１２ａ、１２ｂ
、１２ｃ、１２ｄがらなっている。しかし、この数はこ
れに限らない。例示すれば、本発明のカメラは、たとえ
ば、３２個の検出器からなる５１２行を有する。 ［００５７］ 光学系２７は主としてモーター２７によって交互に反対
方向に回動されるミラー２６によって構成される。その
反対方向のミラー２６の回動により、像は列検出器上で
列に対して垂直方向にかつ連続して反対方向に変移され
得る。補足的に図示省略の合焦光学系が検出器配列に対
して像３０の面積を調整し得る。ここｋ，両方向矢印３
１は像３０の移動方向を示している。 ［００５８］ 各行検出器１２ａ、１２ｂ、１２ｅ、１２ｄは読み出し
回路２２ａ、２２ｂ。 ２２ｃ、２２ｄにそれぞれ接続されている。 ［００５９］ 行読み出し回路は列走査回路に接続されている。本発明
によれば、各行に対して、列走査回路（後者）は連続し
て行検出器をある方向又は他の方向に連続して横切った
同一画素の検出に対応する読み出し信号を加算する。そ
して、列走査回路は像の行を形成する連続画素を意味す
る和信号を供給供する。 ［００６０］ 行走査回路は列走査回路によって供給された信号から検
出器をある方向又は他の方向に横切った各像を意味示す
る信号を供給する。 ［００６１］ 全体回路、すなわち、第２基板に集積された異なる要素
はＣＣＤタイプ構造からなるのが有利である。一般的な
制御回路２９が異なる画素のゲートに接続されカメラの
操作のための適正な電位を印加加する。 ［００６２］ 各列走査回路は、マルチプレクサ４４、遅延機能と加算
機能とを有する１個のＴＤＩ処理回路６０、マルチプレ
クサ４−４の出力端と処理回路６０の入力端とに接続さ
れた制御回路４７を有する。 ［００６３３ 各行に対して、読み出し回路２２ａ、２２ｂ、２２ｃ、
２２ｄはそれぞれマルチプレクサ４４の各段４２ａ、４
２ｂ、４２ｃ、４２ｄに接続されている。マルチプレク
サ４４は検出器の個数と少なくとも同一個数の段を有す
る。 ［００６４］ １個の読み出し回路とマルチプレクサの１個の段とは先
行技術のカメラの検出回路と較べて全体的に面積として
縮小化された検出回路４６を形成する。各検出回路は、
それに関係する検出器１２の下で、検出領域４６ａに集
積される。 ［００６５］ マルチプレクサの各段は、単一の検出器から到来する電
荷を同時に受は取る必要があるだけｋ，各段は同一面を
有する。それらは、一方最適解決基準に関して非常に多
くの数の行検出器の装置を制限しない。 ［００６６］ 各駆動期間中、像３０の移動方向がどのようであろうと
も、検出器１２ａ、１２ｂ、１２ｃ、１２ｄによって供
給された信号はマルチプレクサ４４の対応段４２ａ、４
２ｂ、４２ｃ、４２ｄに記録される。これらの信号はマ
ルチプレクサ４４の出力端ＳＭで多重化される。そして
、これらの信号は、マルチプレクサ４４と処理回路６０
との間の信号の転送を禁止解除する制御回路４７を経由
して加算と遅延とを実行する処理回路（ＴＤＩ）６０に
転送される。この変形例では、制御回路４７は接続線５
４によって電圧電荷変換器５０に接続された電荷電圧変
換器４８からなっている。 ［００６７］ 図６はその変換器の実施例を示すものである。マルチプ
レクサの最終段４２ｄの空乏領域５２に蓄積された電荷
はその段のゲートに印加された適宜の制御電位の作用に
よって拡散手段ＤＳに向かって転送される。拡散手段Ｄ
Ｓは、ダイオードを得るように不純物の注入又は局所拡
散によって得られる。点Ａは接続線によって拡散手段Ｄ
Ｓ、接地接続されたキャパシタＣｓ、２個のＴＭ０１）
ランジスタＴＲ，ＴＳに接続されている。ＴＭ０１）ラ
ンジスタＴＲ，ＴＳは拡散手段ＤＳと拡散手段ＤＥとの
間のインピーダンス整合を可能とする。ＴＭＯＳトラン
ジスタＴＳには常時電位Ｖｄｄが印加されている。一方
、ＴＭ０１）ランジスタＴＲには電位ＶＲが供給され一
〇いる。また、ＴＭ０１）ランジスタＴＲはそのゲート
に印加された電位ＧＲによって制御される。キャパシタ
Ｃｓの電荷変動に比例する電圧ＶｓはＴＭ０１）ランジ
スタＴＳのソースによって供給される。第３ＴＭＯ３）
ランジスタＴＣはオーム電荷としての役割を果たし、Ｔ
Ｍ０１）ランジスタＴＳのソースに接続されている。 ［００６８］ ＴＭ０１）ランジスタＴＲ，ＴＳ、ＴＣは、キャパシタ
Ｃｓと共に公知の電荷結合装置の出力段を構成する。そ
れであるので、図６は電気的表示を与えている。手段Ｔ
Ｓ、ＴＣは「１」に近いゲインフォロワー段を構成する
。 ［００６９］ 接続手段５４によって、電圧ｖＳが層１５内の拡散手段
ＤＳに印加される。層１６内のゲート５６は適宜の電位
の印加によって制御されるスイッチとしての作用を果た
す段を定義する。 ［００７０］ 拡散手段ＤＥとゲート５６によって定義されるその段と
は処理回路の入力段５８ａに関係付けられて、電圧電荷
変換器５０を形成する。拡散手段ＤＳと出力段（ＴＲ，
ＴＳ、ＴＣ，Ｃ３）とは電荷電圧変換器４８を形成する
。 ［００７１］ 後述するようｋ，変換器５０によって生成された電荷は
遅延と加算とを行う処理回路６０の段５８ａに蓄積され
る。段５８ａのゲートは厳密に分極されるのでゲート５
６に関係するスイッチは閉じられる。段５８ａのゲート
下の表面電位は拡散手段ＤＥの電位ＶＳによって与えら
れる。そして、スイッチが再度開成されると、段５８ａ
に蓄積された電荷量は電位ＶＳに比例する。 ［００７２］ この配列においては、トランジスタＴＲはスイッチとし
て機能する。トランジスタＴＲは、制御電位ＧＲの作用
のもとてマルチプレクサからの電荷流入に関係する電圧
変動がゲート５６に関係するスイッチを考慮した後で、
電位ＶＲに対するキャパシタＣｓの再分極又は再初期化
を許す。 ［００７３］ 変換器４８．５０は半導体基板１５の集積を行う技術で
作製される。 ［００７４］ 二重変換は、最適条件のもとてマルチプレクサから処理
回路への信号の転送を許可する。金属接続によるＤＥに
対するＤＳの電荷の単一伝導は、寄生ノイズが入ること
によって過度に転送電荷を乱すかも知れない。 ［００７５］ 図５は、行検出器１２ａ、１２ｂ、１２ｃ、１２ｄによ
って生成された電荷の走査を記述している。読み出し回
路２２ａ〜２２ｄによってマルチプレクサ４４の段４２
ａ〜４２ｄにいったん電荷が供給されると、読み出し信
号はマルチプレクサの出力端ＳＭにおいて多重化される
。閉成スイッチとしてかつ電荷電圧−電圧電荷二重変換
器としての制御回路４７は処理回路６０の段６０ａに電
荷の転送を行う。処理回路６０は、ＣＣＤタイプ構造を
有する。そして、この実施例では処理回路６０は９段か
らなっている。Ｎ個の行検出器に対して、処理回路６０
は２Ｎ＋１個の段を有する。 ［００７６］ 処理段は３段（Ｎ個の行検出器に対してＮ−１個の段）
５８ｂ、５８ｃ、５８ｄからなる第１系列と５段（Ｎ個
の行検出器に対してＮ＋１個の段）５８ｅ、５８ｆ、５
８ｇ、５８ｈ、５８ｉからなる第２系列とに区分され、
この第１系列と第２系列とは中央段５８ａに接続されて
いる。後述するようｋ，加算は中央段５８ａにおいて行
われる。 ［００７７］ 処理回路６０の各段の全面積は同一であり、そのゲート
の表面はマルチプレクサ４４のゲートの表面に対して４
倍（Ｎ個の行検出器に対してＮ倍）である。処理回路６
０は異なる段５８ａ〜５８ｉに印加された適宜の制御電
位によって制御される。 ［００７８］ 処理回路６０によって実行される動作は、列検出器を横
切る像３０の移動方向に依存する。 ［００７９］ 図５のカメラの作動は図７、図８を参照することによっ
てより一層理解できる。図７、図８はマルチプレクサ４
４と処理回路６０の段との一周期に渡る充填を示してい
る。 ［００８０］ 図７は、像が検出器１２ａから１２ｄに向かって横切る
時のマルチプレクサ４４と処理回路６０との系列段を示
している。その移動方向は外方向に向かう矢印によって
示されている。 ［００８１］ ｐｄｖｔと表現される画像に従うと、マルチプレクサ４
４の段は画素を意味する信号ｅｌ、ｅ２．ｅ３．ｅ４で
満たされる。その信号ｅｌ、ｅ２．ｅ３．ｅ４はそれぞ
れ検出器１２ｄ、１２ｅ、１２ｂ、１２ａにより検出さ
れる。転送駆動中、制御回路４７は開成スイッチとして
機能する。 ［００８２］ 時刻ｐｄｖｔに検出器１２ｂによって検出された画素と
同一画素を意味するので、処理回路６０の段５８ａは、
ｅ３で表現される信号を含んでいる。この信号ｅ３はそ
の１つ前の画像の間に記録される。その信号ｅ３は検出
器１．２　ａにより実行された検出によって生じる。段
５８ｆは２ｅ２で表現される信号を含んでいる。その信
号は二つ前の画像の間に記録された画素を意味する信号
ｅ２の和からなっている。その信号ｅ２は検出器１２ａ
、１２ｂによって得られる。同様の表記法によって、段
５８ｃ、５８ａは信号３ｅｌ、４ｅＯを含む。 ［００８３］ 多重化動作の間、回路４７は閉成スイッチとして機能す
る。信号ｅ１〜ｅ４は４回の連続移送（Ｎ個の検出器に
対してＮ回の移送）によって処理回路６０の段５８ａ〜
５８ｄに転送される。処理回路６０に含まれる信号は、
段５８ａを介して信号ｅ３，２ｅ２，３ｅｌのそれぞれ
の通過に対して、その信号ｅ３，２ｅ２３ｅｌがマルチ
プレクサから到来する同一画素を意味する信号（ｅ３．
ｅ２゜ｅｌ）に加算されるようｋ，同期し゛Ｃ移送され
る。 ［００８４］ 信号４ｅＯは当該行検出器の全てを通過した画素を意味
する４つの信号の和であり、信号４ｅＯは段５８ｄの出
力端で処理回路６０の外部に供給される。 ［００８５］ 制御回路４７は次に開成スイッチとして機能し、検出画
素を意味する信号でマルチプレクサが満杯となると共に
次に続く画像ｐｄｖｔ＋１が実行される。転送駆動期間
の間、信号ｅ４．２ｅ３．３ｅ２．４ｅｌは処理回路６
０の各段５８ｇ５８ｆ、５８ｅ、５８ａを占有するよう
に３回の移送（もしもＮ個の検出器であるならばＮ−１
回の移送）を受ける。これらの連続段は外方向への像の
全面移動中繰り返される。 ［００８６］ 図８は、像が検出器１２ｄから１２ａに向かって横切る
ときのマルチプレクサ４４と処理回路６０との状態を示
している。像の移動方向は矢印で示され、戻り方向を意
味している。 ［００８７］ 二つの連続する画像は前に述べたと同様にｐｄｖｔとｐ
ｄｖｔ＋１とによって表現される。 ［００８８］ 画像ｐｄｖｔの間かつ各検出器１２ａ〜１２ｄによって
検出された各画素を意味する信号ｅｌ、ｅ２．ｅ３．ｅ
４でマルチプレクサ４４の段が満杯となる間、その信号
４ｅＯ，３ｅｌ、２ｅ２．ｅ３はそれぞれ処理回路６０
の段５８ｉ、５８ｈ、５８ｇ、５８ｆに位置される。 ［００８９］ 多重化の間、かつ、マルチプレクサに含まれる信号でし
かも処理回路に含まれる信号の４回の連続移送（Ｎ個の
行検出器に対してＮ回の移送）の間、前記同一画素を意
味する信号の加算が段５８ａに生じる。多重化の最後で
は、信号は段５８ｅ、５８ａ、５８ｂ、５８ｃ、５８ｄ
に位置される。 ［００９０］ 画像ｐｄｖｔ＋１の間でかつ画素ｅ５．ｅ４．ｅ３．ｅ
２を意味する信号でマルチプレクサ４４の段が満杯とな
る間、処理回路６０に蓄積された信号は段５８１〜５８
ｆを満たすために５回の移送（Ｎ個の行検出器に対して
Ｎ＋１回の移送）を受ける。この動作の間、信号４ｅＯ
は段５８ｉの出力端で供給される。 ［００９１］ この動作は像の戻り移動の間を通して繰り返される。 ［００９２］ 図５に再び戻って、処理回路６０の段５８ｉと５８ｄと
は行マルチプレクサ６４の段６２に接続されている。こ
れらの接続のそれぞれは、長く延びる接続の場合（特に
図５に示す場合における段５８ａに対して）においては
変換器４７と同一形式の電荷電圧−電圧電荷二重変換手
段によって、又は、マルチプレクサ６４に隣接する最終
段（特に図５の段５８ｄに対して）のために図９に関係
して述べられたスイッチ７８．８０と同一形式のスイッ
チ手段によって実現される。 ［００９３］ 各転送駆動に対する像の外方向又は戻り方向運動に従っ
て、異なる行に関係された処理回路６０の各段５８ｄ又
は５８ｉは行検出器の全体を横切った画素を意味する信
号の和からなる信号を供給する。この信号は行マルチプ
レクサ６４の段に記録される。 ［００９４］ 各種の信号が行検出器６４の出力部Ｓｖで多重化される
。その行マルヂプレクザ６４は各画像に対して検出器を
通過した像の列を意味する信号を供給する。 ［００９５］ 図９は本発明に係わるカメラの他の変形例を示す部分図
である。限定されるものではないが、そのカメラは記述
の簡単化のため４個の列検出器のみからなる。 検出回路４６は第１変形例のそれらと同一である。 ［００９６］ この場合には、処理回路６０はＵ字形である。そして処
理回路６０は加算を行う中央段５８ａと５段（Ｎ個の行
検出器に対してＮ＋１段）、すなわち、５８ｂ５８ｃ、
５８ｄ、５８ｊ、５８にと５８ｅ、５８ｆ、５８ｇ、５
８ｈ、５８ｉとの５段の二群の連続段とに分割された１
１段（Ｎ個の行検出器に対して２Ｎ＋３段）を有する。 簡単に述べると、回路２９は図示省略の制御ラインを経
由してＣＣＤタイプ手段のゲートを制御する。各制御ラ
インは数個のＣＣＤゲートに接続されている。たとえば
、４個の位相ＣＣＤに対して、４個の制御ラインが必要
である。各ラインはＣＣＤの各４個のゲートに対して一
つの割合で接続されている。このようｋ，図９において
は、段５８ａ、５８ｈ、５８ｊは同一ラインによって制
御される。 ［００９７］ 中央段５８ａはＵ字の基部を形成する。その中央段５８
ａは二個の連続段に接続されている。その二個の連続段
はＵ字の枝部を形成し、互いに並列に配設され好ましく
は行検出器の延長上に設けられている。このようｋ，処
理回路６０は検出領域の垂直間隔を越えて投影しない。 ［００９８］ この構造においては、出力段５８ｉと５８にとはスイッ
チ８０．７８を介して行マルチプレクサ６４の段６２に
接続される。 ［００９９］ 前の構造に較べて段５８ｊと段５８ｉとの追加は、配置
的理由のためＵ字の各枝部の段数を対称的にする。金属
接合による付随のノイズ源は要求されない。 ［０１００］ スイッチ７８．８０の開成と閉成とは列検出器上で像３
０の移動方向の関数である。 記述の残りから明かであるようｋ，段の表面は制御回路
４７の実施例に依存する。 ［０１０１３ 図１０はこの変形に用いられる制御回路４７の第１実施
例を示している。この変形例では、制御回路４７はＣＣ
Ｄ形式の構造であるが、単一段のみからなる。 ［０１０２］ この図においては、マルチプレクサ４４のゲー）　４２
ａ、４２ｂ、４２ｅ、４２ｄ、制御回路の段に対応する
ゲート６６、処理回路６０のゲート５８ａ、５８ｂ、５
８ｃ、５８ｄ、５８ｅ、５８ｆ５８ｇ、通常の制御回路
２９の異なるゲー　トに接続される接続線６８が見られ
る。接続線６８は例えばアルミニウムからなる。 ［０１０３］ この構造においては、制御回路４７はゲート６６に印加
された制御電位に従って開成又は閉成機能を実行する。 それは、マルチプレクサ４４の段４２ｄに供給された電
荷の処理回路６０の段５８ａへの記録と転送とを可能に
する。 ［０１０４］ 図１０は縮尺ではない。この配置では、処理回路ゲート
はマルチプレクサのゲートの表面に対して４倍（Ｎ個の
行検出器に対してＮ倍の大きさ）の大きさを有する表面
を有する。 ［０１０５］ 図１１は図９の変形例に用いられて剥奪と分割とを行う
制御回路４７の第２実施例を示す。この変形例において
は、制御回路４７はＣＣＤ形式構造を有し、ゲート７０
７２．７４によって定義される三段を有する。 ［０１０６］ 第１段（ゲート７０）は容量Ｃｐのキャパシタを構成し
、第２段（ゲート）はスイッチを構成し、第３段（ゲー
ト７４）は容量Ｃｓの第２キヤパシタを構成する。 これらの集合体は段４２ｄから到来する分数Ｃｓ／　（
Ｃｐ＋Ｃｓ）で示される電荷量を段５８ａに引き渡すこ
とのみを可能にする。このようｋ，行がＮ個の検出器か
らなるとき、処理回路６０のデートの表面はマルチプレ
クサのゲートの表面に対してＮ　（Ｃｓ／　（Ｃｐ＋Ｃ
５））倍に減じられ得る。 ［０１０７］ 制御回路はトランジスタを構成するゲートからなる。そ
のトランジスタの図示省略のソースは電位ＶＲに常時分
極されている。そのゲート７６は再初期化を実行するた
めｋ，すなわち、段５８ａに電荷の転送に従う第１キヤ
パシタの電位ＶＲをもならすことを実行するために電位
ＧＲを受けている。 ［０１０８］ この構造はいかなる金属接合をも必要としない。また、
電荷電圧−電圧電荷二重変換をも要求しない。それゆえ
ｋ，二つの重要なノイズ源は除去される。そのうえ、二
重変換構造と較べて省電力を図るごとを可能にする。 ［０１０９］ 像が外方向に動くと、スイッチ２８は閉じられ、スイッ
チ８０は開かれる。撮影の結果として、マルチプレクサ
４４と処理回路６０との段に含まれる信号は、マルチプ
レクサ４４を空にするためにかつ処理回路の段５８ａの
通過に対する加算動作を実行するためｋ，４回の変位（
Ｎ個の行検出器に対してＮ回の変位）を受ける。 ［０１１０１ これらの４回の変位の最後において、処理回路６０に含
まれる信号は２回の補助的変位を受ける。その補助的変
位は、段５８Ｋによって、全列検出器を横切った同一画
素を意味する信号の和からなる信号をマルチプレクサ６
４（図９参照）の段６２に引き渡すことを可能にする効
果を有する。 ［０１１１］ 処理回路６０に含まれるその信号は、段５８ａ、　５８
ｅ、　５８ｆ、　５８ｇを満たすため、逆方向に５回の
変位（Ｎ個の行検出器に対してＮ＋１回の変位）を受け
る。これらの５回の変位はいかなる無効時間も排除する
ために次の駆動中に実行される。 ［０１１２］ 像が逆方向に動くと、スイッチ８０は閉じられ、スイッ
チ７８は開かれる。撮影の結果として、マルチプレクサ
４４と処理回路６０との段に含まれる信号は４回の変位
（Ｎ個の行検出器に対してＮ回の変位）を受ける。 ［０１１３］ これらの４回の変位の最後においては、処理回路６０に
含まれる信号は、段５８ｆ。 ５８ｇ、　５８ｈ、　５８ｉを満たすため、逆方向に５
回の変位（Ｎ個の行検出器に対してＮ＋１回の変位）を
受ける。引き渡されるべき信号は段５８ｉによって引き
渡される。 この変位の第２系列は、次の駆動中実行される。 ［０１１４］ 三段の制御回路４７に統合されたカメラの実施例は、図
１２を参照することによってより一層理解される。その
図１２は、段５８ａの信号の転送と加算とを得るために
次の駆動中に異なるゲートに印加される電位系列を示し
ている。 ［０１１５］ Ｍａ、　Ｍｂ、　Ｍｅ、記はマルチプレクサ４４のゲー
ト４２ａ、　４２ｂ、　４２ｅ、　４２ｄに印加される
電位である。ＶＣｐ、　ＶＩ、　ＶＣｓ、　ＧＲハ制御
回路４７（７）ケ−）７０．７２．７４．７６ニ印加さ
れる電位である。Ｐａ、　Ｐｂ、　Ｐｃ、　Ｐｄは処理
回路６０のゲート５８ａ、　５８ｂ、　５８ｅ、　５８
ｄに印加される電位である（ゲート５８ｉ、５８には前
述したと同様に５８ａ、　５８ｂと共に制御される）。 ［０１１６］ この実施例では、ゲートは信号の正の値に対して励起さ
れる。時刻ＴＯにおいて、読み出し回路２２からの電荷
はマルチプレクサ４４の段に注入される。時刻１０にお
いては、段４２ｄに含まれる電荷は制御回路４７に注入
される。時刻ｔ１においては、最終ゲー）　５８ｋに含
まれる電荷は図８参照の段７８を通過してマルチプレク
サ６４の段６２に注入される。 ［０１１７］ 同時ｋ，時刻ｔ２＝ｔｌにおいては、ゲート７４を制御
回路４７の残余のものから隔離することによって分割動
作が実行される。 ［０１１８］ 時刻ｔ３においては、回路４７（ゲート７０）の第１キ
ヤパシタは再初期化され、第２キヤパシタ（ゲート７４
）に含まれる電荷は段５８ａに転送される。時刻ｔ４に
おいては、電荷は段によってマルチプレクサ４４と処理
回路６０とに前進される。新系列の時刻ｔｏに対応する
時刻ｔ４は１個の段による電荷の進行を許容する。 ［０１１９］ 時刻Ｔ１においては、全加算が実行され、カリ、処理回
路６０内の電荷の運動方向は処理回路６０の制御波の形
を変更することによって逆とされる。時刻Ｔ１と時刻Ｔ
Ｏとの間では、逆方向の変位は処理回路６０で実行され
る。 ［０１２０１ 時刻Ｔ１から次の時刻Ｔｏまで、回路２９はマルチプレ
クサ４４と処理回路４７との制御信号を凍結するので。 その回路は前の状態に維持される。その期間は次の時刻
ＴＯが到来したとき終了する。

【０１２月 図１２は本発明に係わるカメラの第３変形例の部分図を
示している。 ［０１２２］ 処理回路６００段は長く延びる帯状体又は行の整列の形
をした線条を有する。二個の連続体を形成する段は互い
に平行でかつ、中央段５８ａの一方の側に行の整列に対
して垂直に配列される。 ［０１２３］ 表現上の理由で、これらの段は検出領域４６ａの間隔を
越えて投影する。しかし前述したようｋ，処理回路６０
は遮光領域を避けるために行検出器の間隔内に含まれる
。 ［０１２４］ 第１連続段は三段５８ｂ、５８ｃ、５８ｄ（Ｎ個の行検
出器に対してＮ−１段）を有し一方、第２段は四段５８
ｅ、５８ｆ、５８ｇ、５８ｈ（Ｎ個の行検出器に対して
Ｎ段）を有する。 ［０１２５］ 信号の転送は第１変形例と同様に生じる。しかし、信号
は、外方向への像の移動のための処理回路６０内の三回
の後方変移の結果として、かつ、逆方向への移動のため
のマルチプレクサ４４からの転送に伴う同期変移の結果
として、中央段５８ａによって供給される。 ［０１２６］ １個の段を備えたＣＣＤ形式構造の１個のスイッチはマ
ルチプレクサ６４の段６２に出力信号の転送を許可する
。 ［０１２７］ 処理回路６０の各段のゲートは、この実施例においては
、１個のマルチプレクサ段（Ｎ個の行検出器に対する）
のゲートの表面に対してＮ倍に等しい表面を、−膜制御
回路４７の場合には、有する。これらのゲートは三段制
御回路用のマルチプ［０１２８］ ＴＤＩ処理回路の外側に向けての検出領域の変移は検出
回路の全面積を減じることを可能にする。その結果、１
行に多数の検出器を有することが可能になる。 全行検出器を横切った画素を意味する信号の和、すなわ
ち、その信号は結果的に改善されたＳ／Ｎ比を有する。 ［０１２９］ しかも、各運動方向内での像の運動期間中に得られる撮
影は何等の無効時間もなしに画像を与える。その上、行
検出器の間隔に関係する処理回路の使用は、多数の列検
出器に関して何等制限されるものでないし、とくｋ，数
個の検出器配列を可能にすることを意味する。 ［０１，３０］ 本発明は、全ての変形例を含むものであり、前述した実
施例に限らないこと明かである。 ［０１３１］ 【発明の効果】 本発明は、以上説明したように構成したので、良好なＳ
／Ｎ比を有する全画像を意味する信号を得るためｋ，同
一画像を意味する非常に多数の信号を加算可能の集積走
査回路と非常に多数の列検出器を受は入れる集積走査回
路を備えたカメラを提供できる。 ［０１３２１ また、低消費のカメラを提供できるという効果も奏する
。

【図面の簡単な説明】

【図１】 ＣＣＤ形式構造の断面図である。

【図２】 従来技術のカメラの全体図である。

【図３】 従来技術のカメラの部分断面図である。

【図４】 従来技術の走査系に接続された行検出器を示す図である
。

【図５】 本発明に係わるカメラの第１変形例を示す部分図である
。

【図６】 第１変形例に用いられる電荷電圧−電圧電荷二重変換を
実行する手段を示す図である。

【図７】 第１変形例に係わるカメラ用の列走査回路の像の一方向
の移動に関する作用を示す図である。

【図８】 第１変形例に係わるカメラ用の列走査回路の像の他方向
の移動に関する作用を示す図である。

【図９】 本発明に係わるカメラの第２変形例を示す部分図である
。

【図１０】 制御回路の第１実施例を示す図である。

【図１１】 制御回路の第２実施例を示す図である。

【図１２】 マルチプレクサの段と処理回路との間の信号の異なる転
送を許可する制御電位を示す図である。

【図１３】 本発明に係わるカメラの第３変形例を示す図である。

【符号の説明】

検出器 読み出し回路 ζツー 像 マルチプレクサ 制（卸回路 処理回路 段 走査回路

【書類基】図面

【図１】

【図２】

【図３】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１３】

Claims (13)

【特許請求の範囲】
1. 【請求項１】集積走査回路を有するカメラは行列形式に
   配列された数個の検出器１２からなり、前記検出器１２
   はそれらの照明に基づく電気信号を供給し、Ｎは行形式
   の検出器１２の個数であり、光学系は変換に際し列検出
   器を垂直に横切って像３０を移動させることが可能であ
   り、光学系は一又は二の連続する反対方向に像３０を移
   動させることが可能であり、数個の読み出し回路２２は
   検出器の下で集積されて検出器１２に各接合された電荷
   結合装置又はＣＣＤタイプ構造を備え、各読み出し回路
   ２２は、像の運動に関連してそれに接続された検出器１
   ２によって供給された電気信号を読み取ることが可能で
   ありかつ読み出し信号を供給し、行走査回路はＣＣＤタ
   イプ構造を有する行マルチプレクサ６４からなり、検出
   器１２の行と同一数の段６２を有し、各段６２は列走査
   回路に接続され、前記マルチプレクサ６４は列走査回路
   によって供給された異なる信号によって形成される像の
   列を意味する１個の信号を供給し、各行に対する１個の
   列走査回路は１個のＣＣＤタイプ構造を備え、同一行の
   検出器１２を連続的に横切る同一画素の検出に対応する
   読み出し信号を加算することが可能であり、その１個の
   列走査回路は全行検出器１２を横切った画素３０を意味
   する信号を供給し、列走査回路は、同一行の検出器１２
   を連続的に横切った画素の検出に対応する読み出し信号
   を加算することが可能であり、一又は他の方向に同一行
   の検出器１２を横切った画素３０を意味する信号を供給
   し、各走査回路の一部は対応する行検出器の下に集積さ
   れ、各走査回路の残部はその行検出器の間隔と等しい間
   隔か若しくは狭い間隔でその行に隣接して集積され、各
   列走査回路は、対応する行検出器の下に集積されたＮ段
   ４２を有する１個のマルチプレクサ４４からなり、各段
   ４２は１個の読み出し走査回路２２に接続され、前記マ
   ルチプレクサ４４はその異なる段４２に撮像により形成
   される読み出し信号を記録することと読み出し信号をマ
   ルチプレクサ出力端ＳＭに供給することが可能であり、
   少なくとも１個の処理回路６０は、列マルチプレクサ４
   ４によって供給される信号を処理するために対応する行
   検出器に隣接して集積され、遅延と加算とを実行し、前
   記処理回路６０は像の行を形成する画素を意味する少な
   くとも１個の出力信号を供給し、これらの信号のそれぞ
   れは、全ての行検出器１２を横切った同一画素に対応す
   る信号の和からなり、各処理回路６０に対して、制御回
   路４７が列マルチプレクサ４４の出力端と処理回路６０
   の入力端とに接続され、前記制御回路４７はマルチプレ
   クサ４４と処理回路６０との間で信号の転送の禁止解除
   を行うことが可能であることを特徴とする集積走査回路
   を備えたカメラ。
2. 【請求項２】各処理回路６０は少なくともＮ−１段５８
   ｂ、５８ｃ、５８ｄを有して加算機能を実行する中央段
   ５８ａに連結された第１連続段と少なくともＮ段５８ｅ
   、５８ｆ、５８ｇ、５８ｈを有して中央段５８ａに連結
   された第２連続段とに小分割の少なくとも２Ｎ段を有し
   、制御回路４７は前記中央段５８ａに接続されることを
   特徴とする請求項１に記載の集積走査回路を備えたカメ
   ラ。
3. 【請求項３】各処理回路の段６０は行検出器の整列に対
   応して長く延びる小片形を有し、連続段は行検出器の間
   隔を除いて行検出器１２の整列に垂直で中央段５８ａの
   片側に設けられることを特徴とする請求項２に記載の集
   積走査回路を備えたカメラ。
4. 【請求項４】各処理回路６０に対する１個のスイッチ８
   ２は中央段５８ａを行マルチプレクサ６４の段６２に接
   続する１個のＣＣＤタイプ構造を有することを特徴とす
   る請求項３に記載の集積走査回路を備えたカメラ。
5. 【請求項５】第２連続段はＮ＋１段５８ｅ，５８ｆ，５
   ８ｇ，５８ｈ，５８ｉを有し、像の行を形成する連続画
   素を意味する信号は像３０の移動方向に関連して連続段
   の最終段５８ｄ，５８ｉの一又は他の出力端に供給され
   、最終段は行マルチプレクサの一段に接続されることを
   特徴とする請求項２に記載の集積走査回路を備えたカメ
   ラ。
6. 【請求項６】制御回路４７は、列マルチプレクサ４４の
   出力端ＳＭに接続される電荷電圧変換器４８を有するこ
   とを特徴とする請求項５に記載の集積走査回路を備えた
   カメラ。
7. 【請求項７】各処理回路６０はＵ字形であり、二個の連
   続段は互いに平行でかつ行検出器１２に隣接する枝部を
   有し、中央段５８ａはＵ字の基部を形成することを特徴
   とする請求項２に記載の集積走査回路を備えたカメラ。
8. 【請求項８】連続段は各Ｎ＋１段を有することを特徴と
   する請求項７に記載の集積走査回路を備えたカメラ。
9. 【請求項９】各処理回路６０に対する連続段の最終段５
   ８ｋ，５８ｉはＣＣＤタイプ構造を有するスイッチ７８
   、８０に接続され、これらのスイッチのそれぞれは行マ
   ルチプレクサ６４の同一段６２に接続されることを特徴
   とする請求項８に記載の集積走査回路を備えたカメラ。
10. 【請求項１０】制御回路４７は一段のＣＣＤタイプ構造
    を有し、スイッチを構成することを特徴とする請求項１
    に記載の集積走査回路を備えたカメラ。
11. 【請求項１１】処理回路６０の各段は、少なくとも行マ
    ルチプレクサ４４の段に対してＮ倍に拡張されることを
    特徴とする請求項１０に記載の集積走査回路を備えたカ
    メラ。
12. 【請求項１２】制御回路４７は三段のＣＣＤタイプ構造
    を有し、第一段７０は容量Ｃｓのキャパシタを構成し、
    列マルチプレクサ４４の出力端に接続され、第二段７４
    は容量Ｃｐのキャパシタを構成し、処理回路６０の中央
    段５８ａに接続され、第三段７２はスイッチを構成し、
    前記制御回路は列マルチプレクサからの電荷の剥奪と分
    割とを実行するスイッチを構成することを特徴とする請
    求項１に記載の集積走査回路を備えたカメラ。
13. 【請求項１３】各処理回路６０の各段は少なくともマル
    チプレクサ４４の段に対してＮ（Ｃｓ／（Ｃｓ＋Ｃｐ）
    ）倍に拡張されることを特徴とする請求項１２に記載の
    集積走査回路を備えたカメラ。