JPH03295480A - Ｉｃの検査行列作成方法ならびにｉｃの検査行列作成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣの検査における検査パタンの生成方法お
よび装置に係り、特にＩＣ内の特定モジュールの検査に
好適な検査パタンの生成方法および装置に関する。

〔従来の技術〕

ＩＣはある機能を持った複数の機能ブロックから構成さ
れており、互いに信号線で結ば九でいる。

これらの機能ブロックの中でも特定の機能目的を持つブ
ロックの集合をモジュールと呼ぶ。各機能ブロックを結
ぶ信号線上に設けた概念的な節点をノードと呼ぶ。

従来、ＩＣの製造後にそのモジュールの機能を確かめる
場合、テスタと呼ばれるＩＣ試験装置を使い、モジュー
ル単位で検査を行っている。このテスタを用いてＩＣを
検査するには、テストパタンか必要である。テストパタ
ンとは、ＩＣのダ部端子における時間的推移で変化する
電気的な信号をシンボルを用いて表現した行列である。

テスタはこの行列を使ってＩＣの動作を確認する。その
テストパタンはシミュレーションベクトルを利用して作
成される。シミュレーションベクトルとはＩＣの設計時
にその設計−Ｌの機能を確かめるのに使わわる、ＩＣの
任意の観測点における時間的推移で変化する電気的な信
号をシンボルを用いて表現した推移行列である。このシ
ミュレーションベクトルの作成については、ＩＣのある
特定の機能を確かめるのに最適なシミュレーションベク
トルを生成する方法が特開昭６４−８８２６６号公報に
記載されている。この方法で生成されたシミュレーショ
ンベクトルを用いる場合は問題とならないが、ＩＣの設
計自動化の進み方によっては、モジュール設計時にはモ
ジュール毎のシミュレーションベクトルの作成は行わず
、ＩＣが出来上がった時点でそのＩＣ全体の機能を検査
するためのシミュレーションベクトルを作成する場合が
考えられる。このような場合に、ＩＣ内部のある特定の
モジュールだけを検査しようとすわば次のような問題が
生ずる。

〔発明が解決しようとする課題〕

上記のように、モジュール設計時にはモジュール毎のシ
ミュレーションベクトルの作成は行わず、ＩＣが出来上
がった時点でそのＩＣ全体の機能を検査するためのシミ
ュレーションベクトルを作成した場合、そのシミュレー
ションベクトルを変換して作成したテストパタンの長さ
は膨大となる。

そしてこのような場合で、しかもＩＣ内部のある特定の
モジュールだけを検査すればよいときに、この膨大なテ
ストパタンを使っていたのでは検査時間が長くかかり過
ぎることになる。

一方、このような場合に、ＩＣ内の特定モジュールを検
査するテストパターンを作るためには、通常、熟練した
技術者がそのＩＣの回路図等を参考にしながら膨大なシ
ミュレーションベクトルからその機能を検査するのに必
要な部分を捜して来る必要がある。そして、テスタによ
るＩＣの検査時間を最小にするためには、そのモジュー
ルを検査するのに最小限必要な部分のみを抜きだしてく
る必要があるが。しかしこれを行うことは大変手間のか
かる問題である。

本発明の目的は、このような問題を発生させないように
、検査したいＩＣのモジュールを指定するだけで、シミ
ュレーションベクトルからそのモジュールを検査するの
に必要な部分を捜しだしてテストパターンに自動的に変
換する方法と装置を提供することである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のＩＣの検査行列作
成方法は、ＩＣ内の検査対象の機能部に対する操作者の
指定入力に伴い該機能部の指定処理をする手順と、指定
した上記機能部とそれ以外の部分とを結ぶ信号線」二の
ノードを回路情報から捜してくる手順と、該ノートにお
ける推移行列の中で信号が変化して推移する行列部分を
一つ以上抜き取る手順と、抜き取ったそれぞれの推移行
列部分が上記機能部の検査にどれだけ適当かを計算する
手順と、該計算の結果、最も適当な上記推移行列部分を
ＩＣＣ検査装用用入力データとして所定の形式に変換す
る手順を備えることを特徴とする。

また上記目的を達成するために、本発明のＩＣの検査行
列作成装置は、ｃｐｕと、該ＣＰ　Ｕに接続する入出力
手段、情報を記録する手段、および所要の操作・処理を
行う手段とを有し、かつ、上記情報を記憶する手段は、
ＩＣの回路情報と、ＩＣ内の信号線上のノードにおける
電気信号の時間的推移をシンボルで表現した推移行列情
報を記憶するものであり、上記操作・処理を行う手段は
、ＩＣ内の検査対象機能部の指定処理を行う手段と、指
定した上記機能部とそれ以外の部分とを結ぶ信号線上の
ノードを回路情報から捜してくる手段と、該ノードにお
ける推移行列の中で信号が変化して推移する行列部分を
一つ以上抜き取る手段と、抜き取ったそれぞれの推移行
列部分が上記機能部の検査にどれだけ適当かを計算する
手段と、該計算の結果、最も適当な上記推移行列部分を
ＩＣ検査装置用の入力データとして所定の形式に変換す
る手段を備えることを特徴とする。

〔作用〕

本発明は、設計時に既に作られて存在する回路情報とシ
ミュレーションベクトルを使い、検査したいモジュール
に関するテストパタンを作成するものである。そして本
発明では、検査したいＩＣ内部のモジュールをきめ、そ
れに対応するノードをきめると、次にこのノードにおけ
る信号の状態に着目することによって、このモジュール
を検査するのに必要なシミュレーションベクトルを抜き
出してくる。この場合に、ノードのシミュレーションベ
クトルの中で信号の変化がある部分が最もモジュールと
しての機能を果たす部分であることに着目し、このよう
なパタンを一つ以上選定する。

次にこの複数のパタンの中から検査するのに最も適当な
、すなわち最も効率のよいパタンを選定する。そして選
定したパタンからテスタに入力できる形式のテストパタ
ンに変換するものである。

従来はＩＣの外部端子からしか電気的な信号を入力した
り、観測したりできないため、ＩＣ内部にあるノードに
ついての信号の状態には着目していなかったが、以上の
本発明の方法により、検査したいＩＣ内部のモジュール
を検査するのに最適のテストパタンを作成することが可
能になる。

また本発明の装置として、ＣＰＵを介してこのような手
順を実施する手段を設けることにより、検査したいＩＣ
のモジュールを指定するだけで検査のためのテストパタ
ンの自動作成が可能になる。

〔実施例〕

以下、本発明の一実施例を第１図から第５図により説明
する。

第１図（ａ）は本発明によるＩＣ検査行列作成装置の一
構成を示すブロック図である。本装置は中央処理装置と
してＣＰＵｌ０Ｉと、入力装置としてキーボード１１４
とポインティングデバイス１１５と、出力装置としてデ
イスプレィ１１３と、メモリ１０２として回路の構成に
関する回路情報１０３とシミュレーションベクトル１０
４と、各種の操作や処理を行う処理部１０５として、検
査したいＩＣを構成する機能ブロックの集合の１つであ
るモジュールを指定するための処理を行う検査モジュー
ル指定部１０６と、指定されたモジュールと外部を結ぶ
信号線上のノードをＩＣの回路情報１０３から捜してく
るノード調査部１０７と、そのノードで信号が変化して
いる部分をシミュレーションベクトル１０４から抜き出
してくるシミュレーションベクトル抜き取り部１０８と
、その抜きだしてきたシミュレーションベクトルの各部
分について指定されたモジュールについてのテスタビリ
ティを回路情報１０３から計算するテスタビリティ計算
部１０９と、その中で最もテスタビリティの高かったシ
ミュレーションベクトルの部分をテストパタン１１２に
変換してメモリ１１１上に格納する処理を行うシミュレ
ーションベクトル変換部１１０を備えている。

第１図（ｂ）は本発明のＩＣ検査行列作成方法の手順例
を示す図である。すなわちこの方法は、図示のように、
ＩＣ内の検査対象機能部を指定する手順と、上記機能部
のノードを回路情報から捜してくる手順と、上記ノード
における推移行列の中で、信号が変化して推移する行列
部分を抜き取る手順と、抜き取ったそれぞれの推移行列
部分が、検査にどれだけ適当かを計算する手順と、上記
最も適当な推移行列部分をＩＣ検査装置用の入力データ
形式に変換する手順の構成を有するのが特徴である。そ
して第１図（ａ）の装置はＣＰＵを介してこのような手
順を実施する装置構成を有するものである。

第２図はＩＣの回路に関する説明図である。ＩＣはある
機能を持った複数の機能ブロックから構成さ牡ており、
互いに信号線で結ばれている。これらの機能ブロックの
中でも特別な機能を持ったものをモジュールと呼び、各
機能ブロックを結ぶ信号線上に設けた概念的な節点をノ
ードと呼ぶ。

ＩＣ２０］はモジュールＡ２１０とモジュールＢ２１１
の２つのモジュールを持っているとする。

モジコールＡはノードｅ２０６とノードｆ２０７で、モ
ジュールＢはノードｇ２０８とノードｈ２０９で他のモ
ジコールや外部と結ばれている。

ノードａ２０２．　　ノードｂ２０３、ノードＣ２Ｏ４
、ノードｄ　２’０５はこのＩＣの外部端子であり、こ
れらのノードを介して他のＩＣや電気的な装置と接続さ
れる。

回路に関する情報はこの他に、モジュール毎にそのテス
タビリティを計算するのに必要なモジュール内部の構成
に関する情報も含んでいる。

第３図は、第２図のＩＣ２０１のシミュレーションベク
トルの例である。ここで扱うシミュレーションベタ１−
ルとはＩＣの設計時にその機能を確かめるのに使わ紅る
。ＩＣの任意の観測点で時間的推移で変化する電気的な
信号をシンボルを用いて表現した推移行列である。また
、全観測点に同時に呪われる電気的な信号の集合をベク
トルと呼ぶことにする。

横の見出し３０１はＩＣ２０１の各ノードを表し、対応
する信号状態を時間順に上から下へ書いである。縦の見
出し３０２は時間の順番を表し、その時間に対応する各
ノードの信号状態が書いである。このシミュレーション
ベクトルで用いられているシンボル３０３には、「１」
、ｒＱＪ、「Ｘ」の３つがある。「１」、「０」で２つ
の値を取る電気的な信号に表現している。また、「Ｘ」
は外部端子が電気的に高抵抗な状態器こあることを示し
、他の回路に影響を及ぼさない状態を表す。

このＩＣ検査行列作成装置が起動されると、ＣＰＵｌ０
Ｉは検査モジュール指定部１０６を起動してデイスプレ
ィ１１３上にＩＣ２０１の概要図を表示する。この状態
で操作者がキーボード１］４あるいはボインティングデ
バイテ１１５を用いて検査したいＩＣのモジュールを指
定する。

今、モジュールＡが指定されたとすると、ＣＰＵ１０１
はノード調査部１０７を起動し、ノート調査部１０７は
第２図の回路情報から、モジコールＡ　２１０がノード
ｅ２０６とノードｆ２０７という２つのノードを持って
いることを調べ、ＣＰＵ１０１に指定されたモジュール
の持つノード名を知らせる。

ＣＰＵｌ０Ｉはつぎにシミュレーションベクトル抜き取
り部】−０８を起動し、そのノード名を与える。すると
シミュレーションベクトル抜き取り部１０８は第３図に
示したシミュレーションベクトルから、ノードｅ２０６
とノードｆ２０７で信号が変化している部分を捜し、そ
の部分だけを抜きだす処理を行う。

従来テストパタンを作成するのに使うシミュレーション
ベクトルを元になるシミュレーションベクトルから抜き
だしてくる時には、ＩＣの外部端子からしか電気的な信
号を入力したり観測したり出来ないため、ＩＣ内部にあ
るノードについての信号の状態には着目していなかった
。そのため熟練した技術者がＩＣの回路図等を参考にし
ながら必要な部分を見つけてくる必要があったが、本装
置はＩＣ内部のノードの信号の状態に着目することによ
って、ＩＣのモジュールを検査するのに必要な部分をシ
ミュレーションベクトルから抜き出してくる。この場合
、シミュレーションベクトル抜き取り部１０８は第３図
のシミュレーションベクトルから、ノードｅ２０６とノ
ードｆ２０７が最もその機能を果たす、すなわち信号の
変化がある部分が枠線３０４、枠線３０５、枠線３０６
で囲まれた部分であることを調べ、ＣＰＵＩ　Ｏ１に知
らせる。

ＣＰＵｌ０Ｉはつぎにテスタビリティ計算部１０９を起
動する。テスタビリティ計算部１．０９は、第３図のシ
ミュレーションベクトルの枠線３０４、枠線３０５、枠
線３０６で囲まれた部分のテスタビリティをそれぞれ計
算し、最もテスタビリティの高い部分をＣＰＵ１０１に
知らせる。

今、計算の結果枠線３０５で囲まれた部分のテスタビリ
ティが最も高かったとすると、このシミュレーションベ
クトルがテストパタンに変換される。

第４図にテストパタンに変換される。第４図中で枠線３
０５で囲まれているシミュレーションベクトルを示す。

表の見方は第３図と同じである。

ここでいうテスタビリティが高いシミュレーションベク
トルとは、ある回路の持つ機能を最小のベクトル数で検
査できるようなシミュレーションパタンのことであるが
、この他にテスタビリティの尺度として可制御性、可観
測性等を用いことも考えられる。これについては別紙添
付の工学図書出版発行の「ディジタル回路の故障診断（
上）」、第７６項から第７９項に詳しいが、この尺度に
何を採用するかは本発明の特徴ではない。本発明の特徴
は、従来は着目していなかったＩＣ内部にあるノードに
ついての信号の状態に着目することによって、ＩＣのモ
ジュールを検査するのに必要な部分をシミュレーション
ベクトルから抜き出してくるところにある。

最後にＣＰＵｌ０Ｉはシミュレーションベクトル変換部
１１０を起動する。シミュレーションベクトル変換部１
１０は、第４図のシミュレーションベクトルをテストパ
タンに変換する。変換する方法については目的とするテ
スタの仕様に合わせた形に変換するもので、技術的に困
難さはなく容易にできるのでここでは説明を省略する。

テストパタンとは、ＩＣの外部端子における時間的推移
で変化する電気的な信号をシンボルを用いて表現した行
列である。このテストパタンをつかってテスタはＩＣを
検査するが、テスタと検査されるＩＣとの間ではＩＣの
外部端子を通してしか電気的な信号のやり取りが出来な
い。

そのため、ＩＣ２０１の内部にあるノードについての信
号の状態は必要ない。また、外部端子が電気的に高抵抗
な状態にあり、他の回路に影響を及ぼさない状態であれ
ば、その外部端子についての信号の状態も必要ない。

第５図に第４図のシミュレーションベクトルをシミュレ
ーションベクトル変換部１１０が変換したテストパタン
の例を示す。

横に見出し５０１はＩＣ２０１の各外部端子を表し、対
応する信号状態を時間順に上から下へ書いである。縦の
見出し５０２は時間の順番を表し。

その時間に対応する各ノードの信号状態が書いである。

〔発明の効果〕

本発明によれば１回路設計時にＣＡＤを利用すると必然
的に作られる回路情報と、その回路を検証するのに使わ
れるシミュレーション情報を使って、自動的にテスタビ
リティを考慮して最少のテストパタンを作成するので、
人間が介在して作成するよりもテスタビリティの高いテ
ストパタンを容易に得ることが出来る。

【図面の簡単な説明】

第１図（ａ）は本発明のＩＣ検査行列作成装置の一構成
を示すブロック図、第１図（ｂ）は本発明のＩＣ検査行
列作成方法の手順例を示す図、第２図はＩＣの回路に関
する情報を示す概念図、第３図は第２図のＩＣのシミュ
レーションベクトルの例、第４図は第３図のシミュレー
ションベクトルから抜きだされたシミュレーションベク
トル、第５図はテストパタンの例をそれぞれ示す。 符号の説明 １０１・・・中央処理装置 １０２・・・メモリ １０３・・・回路情報 １０４・・・シミュレーションベクトル１０５・・・処
理部 １０６・・・検査モジュール指定部 １０７・・・ノード調査部 １０８・・・シミュレーションベクトル抜き取り部１０
９・・・テスタビリティ計算部 １１０・・・シミュレーションベクトル変換部１１１・
・・メモリ １１２・・・テストパタン １１３・・・デイスプレィ １１４・・・キーボード １１５・・・ポインティングデバイス １１６・・人力装置 ２０１　・・　ＩＣ ２０２〜２０５・ＩＣの外部端子（ノード）２０６〜２
０９・・・ＩＣ内部にあるノード２１０・・モジュール
Ａ ２１１・・・モジュールＢ 第１　図 （ｂ） ２ｏ／ 第 ３ Ｕｊ 第 牛 回 刀 図

Claims (1)

1. 【特許請求の範囲】 １、ＩＣ内の検査対象の機能部に対する操作者の指定入
   力に伴い該機能部の指定処理をする手順と、指定した上
   記機能部とそれ以外の部分とを結ぶ信号線上のノードを
   回路情報から捜してくる手順と、該ノードにおける推移
   行列の中で信号が変化して推移する行列部分を一つ以上
   抜き取る手順と、抜き取ったそれぞれの推移行列部分が
   上記機能部の検査にどれだけ適当かを計算する手順と、
   該計算の結果、最も適当な上記推移行列部分をＩＣ検査
   装置用の入力データとして所定の形式に変換する手順を
   備えることを特徴とするＩＣの検査行列作成方法。 ２、ＣＰＵと、該ＣＰＵに接続する入出力手段、情報を
   記憶する手段、および所要の操作・処理を行う手段とを
   有し、かつ、上記情報を記憶する手段は、ＩＣの回路情
   報と、ＩＣ内の信号線上のノードにおける電気信号の時
   間的推移をシンボルで表現した推移行列情報を記憶する
   ものであり、上記操作・処理を行う手段は、ＩＣ内の検
   査対象機能部の指定処理を行う手段と、指定した上記機
   能部とそれ以外の部分とを結ぶ信号線上のノードを回路
   情報から捜してくる手段と、該ノードにおける推移行列
   の中で信号が変化して推移する行列部分を一つ以上抜き
   取る手段と、抜き取ったそれぞれの推移行列部分が上記
   機能部の検査にどれだけ適当かを計算する手段と、該計
   算の結果、最も適当な上記推移行列部分をＩＣ検査装置
   用の入力データとして所定の形式に変換する手段を備え
   ることを特徴とするＩＣ検査行列作成装置。