JPH03297228A - 適応等化器制御装置 - Google Patents

適応等化器制御装置

Info

Publication number
JPH03297228A
JPH03297228A JP2100033A JP10003390A JPH03297228A JP H03297228 A JPH03297228 A JP H03297228A JP 2100033 A JP2100033 A JP 2100033A JP 10003390 A JP10003390 A JP 10003390A JP H03297228 A JPH03297228 A JP H03297228A
Authority
JP
Japan
Prior art keywords
amplifiers
adder
data
gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2100033A
Other languages
English (en)
Inventor
Mitsuru Uesugi
充 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2100033A priority Critical patent/JPH03297228A/ja
Priority to ES91303284T priority patent/ES2064905T3/es
Priority to DE69106030T priority patent/DE69106030T2/de
Priority to EP91303284A priority patent/EP0453201B1/en
Publication of JPH03297228A publication Critical patent/JPH03297228A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高伝送速度のディジタル移動通信等に利用す
る適応等化器制御装置に関する。
従来の技術 第２図は、従来の適応等化器制御装置を示し、１は、入
力データを遅延するだめの遅延素子、２〜４はそれぞれ
、前段の遅延素子１〜３からのデータを遅延するための
遅延素子である。
５〜９はそれぞれ、入力データ、遅延素子１〜４の出力
データ（タップ出力）に重み付けを行うための増幅器、
１０は、増幅器５〜９の出力を加算するだめの加算器で
あり、これら遅延素子１〜４、増幅器５〜９及び加算器
１０が等化器を構成している０ １１は、加算器１０の出力により基準信号レベルを推定
する判定器、１２は、加算器１０の出力レベルから判定
器１１からの基準信号レベルを減算する減算器、１３は
、減算器１２からの信号のレベルに応じて増幅器５〜９
の利得を制御する・制御器である。
上記構成において、制御器１３は、データが遅延素子１
〜４に入力する毎に、増幅器５〜９の全ての利得をＺＦ
法やＬＭＳ法により演算して更新すると、入力データが
等化される。
次に、このＺＦ法やＬＭＳ法について説明する。
（１）　Ｚ　Ｆ　（Ｚｅｒｏ　Ｆｏｒｃｉｎｇ　）法Ｚ
Ｆ法は、誤差を零にするように増幅器５〜９の重み付け
を制御するアルゴリズムであり、演算時間が短いために
高速の処理に適しているが、収束に条件があり、収束速
度も速くないという問題点がある。
（２）　ＬＭＳ　（Ｌｅａｓｔ　Ｍｅａｎ　５ｑｕａｒ
ｅ）法ＬＭＳ法は、誤差の２乗を最小にするように増幅
器５〜９の重み付けを制御するアルゴリズムであり、演
算は複雑で時間がかかるが、収束速度が速く、また、必
ず収束することが保証されている利点がある。
発明が解決しようとする課題 しかしながら、上記従来の適応等化器制御装置では、Ｌ
ＭＳ法は、演算速度が遅いために高伝送速度の通信に用
いることができないという問題点がある。
また、ＺＦ法は収束性が問題となり、特に、信号がバー
スト的に発生するディジタル移動通信に使用すると、入
力データを等化することができないという問題点がある
。
本発明は上記問題点に鑑み、演算速度、収束速度、収束
性を向上することができる適応等化器制御装置を提供す
ることを目的とする。
課題を解決するための手段 本発明は上記問題点を解決するために、データが遅延素
子に入力する毎に順次ＬＭＳ法により増幅器の利得を演
算し、更新するようにしたものである。
作用 本発明は上記構成により、データが入力する毎に全ての
増幅器の利得を演算しないために、演算速度の遅いＬＭ
Ｓ法を高伝送速度の通信に用いることができ、また、Ｌ
ＭＳ法により演算するために、収束速度が速いという効
果がある。
実施例 以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係る適応等化器制御装置の一実施例を示す
ブロック図であり、第２図に示す構成部材と同一の構成
部材には同一の参照符号を付す。
第１図において、１は、入力データを遅延するだめの遅
延素子、２〜４はそれぞれ、前段の遅延素子１〜３から
のデータを遅延するだめの遅延素子である。
５〜９はそれぞれ、後述する制御器１３ａにより更新さ
れる利得（タップ係数）によシ入力データ、遅延素子１
〜４の出力データ（タップ出力）に重み付けを行うため
の増幅器、ｌＯは、増幅器５〜９の出力を加算するため
の加算器であシ、これら遅延素子１〜４、増幅器５〜９
及び加算器１０が等化器を構成している。
１１は、加算器１０の出力により基準信号レベルを推定
する判定器、１２は、加算器１０の出力レベルから判定
器１１からの基準信号レベルを減算する減算器である。
１３ａは、減算器１２からの信号のレベルに応じて、予
め定められた順序に応じて増幅器５〜９の１つの利得を
ＬＭＳ法によシ順次演算する制御器、１４は、制御器１
３ａにより切シ換えられて演算された利得を昌該増幅器
に出力する制御順序切シ換え器である。
次に、上記構成に係る実施例の動作を説明する。
第１図において、入力データは、順次遅延素子１〜４に
より遅延されてデータ列として蓄えられ、増幅器５〜９
により重み付けされて加算器１０により加算され、等化
器の出力信号となる。
また、判定器１１は、この等化器の出力信号によシ基準
信号レベルを推定して出力し、減算器１２は、等化器１
０の出力信号から判定器１１からの基準信号レベルを減
算して制御器１３ａに出力する。
制御器１３ａは、予め定められた順序に応じて増幅器５
〜９の１つの利得を演算し、制御順序切り換え器１４を
切シ換えて当該増幅器の利得を演算した利得に更新する
。
入力データが更に遅延素子ｌに入力すると、遅延素子１
〜４に蓄えられているデータは順次後段の遅延素子２〜
４、増幅器９に転送され、増幅器５〜９により重み付け
されて加算器１０により加算され、判定器１１は、この
等化器の出力信号により基準信号レベルを推定して出力
し、減算器１２は、等化器の出力信号から判定器１１か
らの基準信号しベルを減算して制御器１３ａに出力する
。
制御器１３ａは、予め定められた順序に応じて、増幅器
５〜９の次の１つの利得を演算し、制御順序切り換え器
１４を切り換えてその増幅器の利得を演算した利得に更
新する。
したがって、上記実施例によれば、データが入力する毎
に、制御器１３ａは、予め定められた順序に応じて増幅
器５〜９の１つの利得を順次演算するために、増幅器５
〜９が５個の場合、従来例に比べて１１５の演算時間で
利得を更新することができる。
また、制御器１３ａは、ＬＭＳ法により演算するために
、収束時間が速いという利点がある。
尚、ディジタル移動通信の最大の障害であるマルチパス
フェージングは、時間的変動が少ないために、増幅器５
〜９の１つの利得をデータが入力する毎に順次演算して
補償しても問題とならず、ＬＭＳ法の利点を損なうこと
がない。
発明の詳細 な説明したように、本発明は、データか遅延素子に入力
する毎に順次ＬＭＳ法により増幅器の利得を演算し、更
新するようにしたので、データが入力する毎に全ての増
幅器の利得を演算しないために、演算速度が遅いＬＭＳ
法を高伝送速度の通信に用いることができ、また、ＬＭ
Ｓ法により演算するために、収束速度が速いという効果
がある０
【図面の簡単な説明】
第１図は、本発明に係る適応等化器制御装置の一実施例
を示すブロック図、第２図は、従来例の適応等化器制御
装置を示すブロック図である。 １〜４・・・遅延素子、５〜９・・・増幅器、１０・・
・加算器、１１・・・判定器、１２・減算器、１３ａ・
・・制御器、１４・・・制御順序切り換え器。

Claims (1)

    【特許請求の範囲】
  1. データを順次入力して遅延する複数の遅延素子と、前記
    遅延素子の各タップからのデータにそれぞれ重み付けを
    行う複数の増幅器と、前記増幅器の出力信号を加算する
    加算器と、前記加算器の出力信号により基準信号を推定
    する判定器と、前記加算器の出力信号と前記判定器から
    の基準信号の差により、データが前記遅延素子に入力す
    る毎に順次ＬＭＳ法により前記増幅器の利得を演算し、
    更新する手段とを有する適応等化器制御装置。
JP2100033A 1990-04-16 1990-04-16 適応等化器制御装置 Pending JPH03297228A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2100033A JPH03297228A (ja) 1990-04-16 1990-04-16 適応等化器制御装置
ES91303284T ES2064905T3 (es) 1990-04-16 1991-04-12 Regulador para ecualizador de autoadaptacion.
DE69106030T DE69106030T2 (de) 1990-04-16 1991-04-12 Steuern eines adaptiven Entzerrers.
EP91303284A EP0453201B1 (en) 1990-04-16 1991-04-12 Control for adaptive equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100033A JPH03297228A (ja) 1990-04-16 1990-04-16 適応等化器制御装置

Publications (1)

Publication Number Publication Date
JPH03297228A true JPH03297228A (ja) 1991-12-27

Family

ID=14263217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100033A Pending JPH03297228A (ja) 1990-04-16 1990-04-16 適応等化器制御装置

Country Status (4)

Country Link
EP (1) EP0453201B1 (ja)
JP (1) JPH03297228A (ja)
DE (1) DE69106030T2 (ja)
ES (1) ES2064905T3 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953132B2 (ja) * 1991-09-12 1999-09-27 松下電器産業株式会社 データ受信装置の等化器
EP0554494B1 (de) * 1992-02-07 1995-06-14 Siemens Aktiengesellschaft Adaptives nichtrekursives Digitalfilter
WO2006061491A1 (fr) * 2004-12-08 2006-06-15 France Telecom Procede pour decider de la valeur d'un signal reçu et recepteur associe

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781720A (en) * 1973-01-04 1973-12-25 Bell Telephone Labor Inc Automatic tap-gain incrementation of adaptive equalizers
NL171215C (nl) * 1973-03-09 1983-02-16 Trt Telecom Radio Electr Automatische egalisatie-inrichting voor een datatransmissiekanaal.
US3992616A (en) * 1975-06-24 1976-11-16 Honeywell Inc. Receiver equalizer apparatus

Also Published As

Publication number Publication date
DE69106030T2 (de) 1995-08-10
DE69106030D1 (de) 1995-02-02
EP0453201A1 (en) 1991-10-23
ES2064905T3 (es) 1995-02-01
EP0453201B1 (en) 1994-12-21

Similar Documents

Publication Publication Date Title
EP0426026B1 (en) Equalizer
JP2960165B2 (ja) 適応フィルタの更新係数を最適化する方法
US20020150155A1 (en) Convergence speed, lowering the excess noise and power consumption of equalizers
JPH1198066A (ja) 復調器及び復調方法
CA2039373C (en) Digital data communication system with adaptive channel response estimation
US5272726A (en) Blind type sequence estimator for use in communications system
JP3625205B2 (ja) 適応等化器及び受信装置
US5572547A (en) System for controlling the operating mode of an adaptive equalizer
US7225215B2 (en) Adaptive filter employing adaptively controlled forgetting factor and adaptively controlling method of forgetting factor
JPH11261457A (ja) 波形等化処理方法
JP2004297536A (ja) 適応等化方式
JP3224468B2 (ja) データ受信装置
JP2986488B2 (ja) 等化器
JP2589811B2 (ja) 受信装置
EP0453201B1 (en) Control for adaptive equalizer
JPH05101306A (ja) 磁気再生装置
JPH03145827A (ja) 等化器
KR100227804B1 (ko) 가변 적응 상수를 이용한 채널 등화기 및 채널 등화기의 탭 계수 갱신방법
JP2000091965A (ja) 等化器及び等化方法
JP3138586B2 (ja) 適応等化器および適応ダイバーシチ等化器
JP3617928B2 (ja) 等化器及び等化方法
Riera-Palou et al. Segmented equalizers with dynamic length selection
JP2591241B2 (ja) 適応型ダイバーシティ受信装置
JPH04239807A (ja) 自動利得制御回路及びトレーニング方法
JP2738470B2 (ja) 適応最尤系列推定器