JPH1198066A - 復調器及び復調方法 - Google Patents

Abstract

(57)【要約】 【目的】ディジタル通信において、伝搬路の遅延広がり
による符号間干渉の影響を軽減するため波形等化器を用
いる時、遅延広がりが小さい場合は等化誤差による通信
の劣化が顕著になるため、これを抑止することを目的と
する。 【構成】遅延広がり測定器と切換判定器と切換器を設
け、測定される遅延広がり値が大きい場合は波形等化出
力を選択し、遅延広がり値が小さい場合は波形等化を行
わない信号を選択して復調を行う。 【効果】遅延広がりが小さい場合の性能を犠牲にするこ
となく、遅延広がりが大きい場合にもこれによる符号間
干渉の影響を軽減できる波形等化器を含む復調器を構成
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する利用分野】本発明はディジタル通信にお
ける波形等化器を含む復調部の動作制御に関するもので
ある。

【０００２】

【従来技術】陸上移動通信においては通常見通し外通信
となり、受信波は多くの反射、回折、および散乱を受け
た多重波で構成される複雑な特性を有するものとなる。
更に加えて、移動局が移動することにより、伝搬路の通
信特性は瞬時に変動し通信品質を劣化させる。この通信
特性の変動は一般にレイリー分布に従うことが知られて
おり、この現象はレイリーフェージングと呼ばれる。

【０００３】レイリーフェージング、特に振幅の瞬時変
動による通信品質の劣化の対策としては、ダイバーシチ
が一般に用いられる。ダイバーシチは、統計的に独立と
なる複数の伝搬路を経由した受信信号の中から、受信電
力が高いものを選択あるいは合成することにより、受信
電力が低下する確率を下げることにより影響を抑圧する
技術である。ダイバーシチは、独立な受信信号を得る方
法により、アンテナダイバーシチ、指向性ダイバーシ
チ、偏波ダイバーシチなどに分類される。また、独立な
受信信号の合成方法により、選択型、等利得合成型、最
大比合成型などに分類される。

【０００４】上記の複数の伝搬路（多重伝搬路）を構成
する各伝搬経路は、各々異なった伝搬経路長を持つた
め、受信点での到達時間にばらつきが生じる。このばら
つきの度合いを遅延広がり(あるいは遅延分散)と呼ぶ。
遅延広がりが１シンボル当たりの伝送時間に比べて十分
小さい場合には、ダイバーシチが有効であるが、遅延広
がりが大きい場合、あるいは伝送速度が速い場合は、ダ
イバーシチだけでは補償できないビット誤り、いわゆる
軽減不可能な誤りが生じる。

【０００５】図５は、ベースバンドでの多重伝搬路を時
変フィルタのモデルで表わした例である。1は送信信号
入力端子、2-1，2-2，‥‥‥，2-Mは遅延素子、3-0，3-
1，3-2，‥‥‥，3-Mは係数乗算器、4は加算器、5は受
信信号出力端子である。図５において、送信信号入力端
子1に入力した送信シンボル系列は、遅延素子2-1と係数
乗算器3-0に送られる。ここで、遅延素子2-1，2-2，‥
‥‥，2-Mは M 個（ M は整数）が直列接続されてお
り、１シンボルの伝送間隔時間と等しい遅延時間Tsを持
ち、前記送信信号入力端子1に入力した前記送信シンボ
ル系列の信号は、順次、前記遅延素子2-1，2-2，‥‥
‥，2-Mに送られる。また、前記遅延素子2-1と2-2との
間、2-2と2-3との間、‥‥‥、2-(M-1)と2-Mとの間、及
び遅延素子の最後の段2-Mから信号が取出され、該信号
は各々係数乗算器3-1，3-2，‥‥‥，3-Mに入力され
る。以上の係数乗算器3-0，3-1，3-2，‥‥‥，3-Mには
個々に設定された複素係数hi(i=0,1,2,‥‥‥,M)が備え
られ、前記入力信号と該複素係数hi(i=0,1,2,‥‥‥,M)
との乗算が各々行われる。 これら乗算の結果は加算器
4によって加算され、受信信号出力端子5に送られて出力
される。図５のモデルのように、ある時刻における受信
信号は、対応する時刻の送信シンボルによる直接波成分
と、その時刻以前の送信シンボルで構成される遅延波成
分の加算結果となる。

【０００６】遅延広がりが大きい場合には、複素係数h0
の振幅に比し、それ以外の複素係数のいずれか１つまた
は複数部が前記複素係数h0の振幅に近い値を持つ場合に
対応し、受信信号が遅延波成分により符号間干渉を受け
ることになる。

【０００７】このような遅延広がりによる符号間干渉は
ビット誤りの原因となって通信品質の重大な劣化を引き
起こす。これを抑制するためには、判定帰還型等化器や
ビタビ等化器に代表される波形等化器を用いる必要があ
る。

【０００８】以下、判定帰還形等化器について説明す
る。図６は判定帰還型等化器の動作例を説明する図であ
る。6と8は乗算器、7は加算器、11はディジタル受信信
号入力端子、12と13は遅延素子、15は判定器、16は参照
信号メモリ、17は切換え器、18は誤差推定器、19はタッ
プ係数更新器、20は等化出力端子、21はフィードフォワ
ード部（ＦＦ部）、22はフィードバック部（ＦＢ部）、
23は波形等化フィルタである。図６において、遅延素子
13は1シンボルの伝送間隔時間と等しい遅延時間Tsを持
ち、遅延素子12は遅延素子13の遅延時間の整数分の１
(通常は２分の１)の遅延時間Tpを持つ。また、波形等化
フィルタ23は遅延素子12と乗算器6から構成されるＦＦ
部21と、遅延素子13と乗算器6から構成されるＦＢ部22
と、加算器7とから成る。前記乗算器6にはタップ係数と
呼ぶ複素係数Ｆ−j，Ｆ−j＋１，・・・，Ｆ０が各々設
定され、前記乗算器8にはタップ係数Ｂ１，Ｂ２，・・
・，ＢＫが各々設定されている。

【０００９】サンプリング間隔Tpでサンプリングされた
受信信号はディジタル受信信号入力端子11に入力され、
波形等化フィルタ23のＦＦ部21の遅延素子12に送られ、
順次乗算器6によって各々のタップ係数との積がとられ
る。同時に切換え器17の出力がＦＢ部22に送られ、同様
に順次乗算器8によって各々タップ係数との積がとられ
る。これらの乗算の結果は全て加算器7に送られて加算
され、この波形等化フィルタ23の出力となる。この波形
等化フィルタ23の出力信号は判定器15および誤差推定器
18に送られると同時に等化出力端子20から取出される。
該判定器15では、入力信号がどのシンボルであるかを判
定し、判定結果のシンボルを切換え器の入力の一方に送
る。

【００１０】ディジタル通信においては、通常同期をと
るなどの目的のために固定のシンボル系列を挿入する。
このシンボル系列は受信側にとっても既知のものであ
り、参照信号として参照信号メモリ16に記憶されてい
る。

【００１１】該参照信号メモリ16に格納する既知シンボ
ル系列としては同期シンボルを利用することが一般的で
ある。 図２はディジタル通信で用いるフレームデータ
構造の例である。ディジタル通信では通常、伝送しよう
とする情報ビット列に対応したシンボル列の他に、主と
して各種の同期を確立するために固定のシンボルパタン
を持つ同期ワードが挿入され、これらを組み合わせたフ
レームと呼ばれる固定長の単位で送信される。本説明で
は、この同期ワードが送られた時点、即ち先頭フレーム
の頭出しは既になされており、切換え器17は前記先頭フ
レームの頭出し及び終了によって動作されるものとす
る。

【００１２】該切換え器17は、通常は判定器15の出力を
選択し、送信シンボルが既知のものである時間だけ参照
信号メモリ16の出力を選択する。この出力は上述のFB部
22および誤差推定器18に送られる。誤差推定器18ではこ
の信号を基準として波形等化フィルタ23の出力の誤差を
推定しこれをタップ係数更新器19に送る。タップ係数更
新器19では入力される推定誤差が“ゼロ”に収束するよ
うに波形等化フィルタ23の全タップ係数を個々に随時更
新する。以上の動作の結果、等化出力端子20から取出さ
れる信号は遅延広がりによる符号干渉の影響が軽減され
たものとなる。従って、波形等化フィルタ23は、図５に
よって説明した伝搬路のモデルである時変フィルタに対
して逆特性を持つようにタップ係数が更新されることに
なる。タップ係数更新器19では係数更新のために適応ア
ルゴリズムが用いられているが、代表的なものとして最
急勾配法、最小２乗平均(LMS)法、再帰最小２乗(RLS)法
などがある。

【００１３】図８は、前記判定器15と誤差推定器18の動
作の例を説明する図で、横軸が同相成分Ｉ、縦軸が直交
成分Ｑである。ＱＰＳＫ変調方式によって図８を説明す
る。Ｉ-Ｑ平面上の黒点，，，はシンボルで、
×点 ａ，ｂ，‥‥‥，ｈは前記判定器15に入力した入
力信号 ａ，ｂ，‥‥‥，ｈのＩ-Ｑ平面上の座標であ
る。今、前記判定器15にａが入力したとすると、前記判
定器15は入力 ａのＩ-Ｑ平面上の座標×点 ａを検出
し、検出された座標がＩ-Ｑ平面の第一象限にあるので
シンボルを出力する。同様に、入力がｂ，ｃ，ｄの場
合はシンボルを、入力がｅ，ｆの場合はシンボル
を、入力がｇの場合はシンボルを、入力がｈの場合は
シンボルを判定器15から出力する。次に、誤差推定器
18では、判定器15から送られてきたシンボルと加算器7
から送られてきた信号との差を計算して。タップ係数更
新期19に入力する。例えば、加算器7からの出力がａの
場合には、前記誤差推定器18では、図８のＥaが出力さ
れる。同様に、加算器7からの出力がb，ｃ，‥‥‥，ｈ
の場合には、前記誤差推定器18では、図８のＥb，Ｅc，
‥‥‥，Ｅｈが出力される。

【００１４】前述のように、ダイバーシチと波形等化器
を組み合わせることによりレイリーフェージングによる
伝搬路特性の瞬時変動および遅延広がりに強い受信機を
構成することができる。

【００１５】

【発明が解決しようとする課題】前述のように、移動通
信に用いられる波形等化器には、伝搬路特性の瞬時変動
に対する追従性が求められた。しかし一方では、受信信
号に含まれる雑音の影響を受けないことも望まれる。こ
れら追従性と耐雑音性は、タップ係数の更新に関する特
性であるが、一般には互いにトレードオフの関係にあ
る。すなわち、高速移動や高い搬送波周波数による伝搬
路特性のより高速な変動に対応しようとして追従性を高
めた場合、雑音の影響が大きくなりタップ係数に誤差が
生じて波形等化誤差を引き起こす。従って、通信劣化の
原因として受信信号に含まれる雑音、遅延広がりによる
符号間干渉に加えてこの波形等化誤差による等化劣化も
考慮する必要がある。符号間干渉に対する等化による改
善量と雑音環境下での等化劣化量の均衡を考えた場合、
遅延広がりが小さく符号間干渉の影響が少ない時に、本
来不必要であるにも関わらずに、波形等化出力を用いる
ことは、かえって通信劣化の原因を導入することにな
る。そこで、遅延広がりの大小により波形等化の動作を
制御する必要があるが、従来、想定される移動局の地理
的条件が最も厳しい場合に対応するように受信機を構成
することに着目されたために、このような問題は見落と
されがちであったと言える。

【００１６】本発明の目的は、上記のような欠点を除去
し、通常の良好な伝搬環境での通信品質を損うことな
く、遅延広がりによる符号間干渉を保証する受信機を提
供することにある。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、遅延分散測定器を設け、該遅延分散測
定器により受信信号から伝搬路のインパルス応答を求
め、この応答から遅延広がりを計算し、遅延広がりが小
さい場合には波形等化を行わず、遅延広がりが大きい場
合には波形等化を行うようにすることによって、不必要
な波形等化によって生じる等化誤差による劣化を回避
し、使用される地理的条件に適応した受信機を実現した
ものである。

【００１８】

【発明の実施の形態】以下、本発明の実施例を説明す
る。図１は、本発明の受信機の基本的な構成の一例を説
明するブロック図である。図１において、30はディジタ
ル受信信号入力端子、31は遅延分散測定器、32は切換判
定器、33は波形等化器、34は切換え器、35は出力端子で
ある。受信信号はディジタル受信信号入力端子30に入力
され、遅延分散測定器31、波形等化器33および切換え器
34に送られる。遅延分散測定器31では前記受信信号から
伝搬路のインパルス応答を求め、この応答から遅延広が
りを計算して出力する。切換判定器32では、入力された
遅延広がりを基準にして切換え器34を制御する。例え
ば、前記切換判定器32は前記切換え器34を制御し、入力
された前記遅延広がりが小さい場合は、符号間干渉によ
る劣化が小さく波形等化の必要が無いと判断して前記デ
ィジタル受信信号入力端子30からの信号を直接出力端子
35を通じて出力する。逆に、入力された前記遅延広がり
が、設定した閾値を超えている場合は前記波形等化器33
の出力を前記出力端子35を通じて出力する。前記閾値
は、波形等化による改善量と等化誤差による劣化量を考
慮して予め設定する。以上の構成により、不必要な波形
等化によって生じる等化誤差による劣化を回避し、使用
される地理的条件に適応した受信機を構成することがで
きる。

【００１９】図７は本発明の受信機の一実施例の構成を
示したブロック図である。図７において、40は受信信号
入力端子、41は同期検波器、42は受信フィルタ、43は既
知シンボルメモリ、44は相関器、45はインパルス応答積
算器、46は遅延広がり計算器、47は閾値メモリ、48は比
較器、49は波形等化器、50は切換え器、52は復号器、53
はデータ出力端子である。図１で説明した遅延分散測定
器31は、既知シンボルメモリ43、相関器44、インパルス
応答積算器45、遅延広がり計算器45までの部分が相当
し、図１の切換判定器32は、閾値メモリ47と比較器48の
部分が相当する。

【００２０】受信信号入力端子40を介して入力した受信
信号は、同期検波器41でベースバンド信号に変換された
後、受信フィルタ42を経て相関器44、波形等化器49、お
よび切換え器50に送られる。前記相関器44は、入力され
た受信信号と、既知シンボルメモリ43に記憶されている
既知シンボル系列との相関演算を行い、送信側から受信
側までの伝搬路のインパルス応答の瞬時値を求め、イン
パルス応答積算器45に送る。該インパルス応答積算器45
は、入力された前記瞬時インパルス応答をある特定のフ
レーム分だけ積算を行い、前記瞬時インパルス応答から
瞬時変動成分を除去するとともに、雑音成分を抑圧し、
積算インパルス応答信号として遅延広がり計算器46に送
る。該遅延広がり計算器46は、入力された前記積算イン
パルス応答から遅延広がりを次のように計算する。該入
力された前記積算インパルス応答をｐi（ i = 0，1，
2，‥‥‥，Ｌ）とし、i 番目の応答が持つ遅延時間を
τi（ i = 0，1，2，‥‥‥，Ｌ）とするとき、式(1)
より平均遅延時間Ｄを定義する。

【００２１】

【数１】

【００２２】この式（１） の中で、Ｅはインパルス応
答が持つ全パワーであり、式(2) で求められる。

【００２３】

【数２】

【００２４】前記平均遅延時間Ｄを用いて、遅延広がり
Ｓを式(3) により求める。該遅延広がりＳは時間と同じ
次元を持つ。

【００２５】

【数３】

【００２６】該計算された遅延広がりＳは、比較器４８
に送られる。該比較器48は、入力された遅延広がりと閾
値メモリ47に記憶されている遅延広がり閾値の大小を比
較し、その結果によって切換え器50の制御を行う。即
ち、遅延広がりが閾値を超えている場合は切換え器50の
入力を“１”に、閾値以下である場合は入力を“２”に
切換える。前記波形等化器49は入力された信号に対して
波形等化を行い等化結果を切換え器50の入力“１”に送
る。該切換え器50の出力は復号器52に送られ、変調方式
に対応した復号処理が行われることにより、“０”ある
いは“１”で構成されるビット情報に変換されてデータ
出力端子53を通じて出力される。

【００２７】尚、従来技術の図２で説明したように、前
記既知シンボルメモリ43に格納する既知シンボル系列と
しては同期シンボルを利用することが可能である。従っ
て、図２に示した同期ワードが送られた時点でインパル
ス応答を求め、フレーム毎に積算を行うことができる。
ところが、送信される初期のフレームでは積算回数を十
分にとることができず、雑音や瞬時変動成分の影響を受
けやすく、動作が不安定になる。そこで、図３のような
フレーム構造をとる。図３は、図２の構造の先頭に同期
シンボル列と、いくつかに分割された参照シンボル列か
ら構成されたフレームを付加したものである。この例で
は参照シンボル列は５つに分割されている。これに対応
して図７に記載されている前記既知シンボルメモリ43は
図４のような構成をとる。図４において43は既知シンボ
ルメモリ、61は各同期・参照シンボル格納メモリ、62は
切換え器、63はメモリデータ出力端子である。各同期・
参照シンボル格納メモリ61には、図３中の各フレームに
挿入されている同期ワードと、先頭フレームに含まれて
いる参照ワードが個々の位置に格納されている。図１の
相関器44の入力タイミングに対応して、前記切換え器62
を動作させて(あるいは単にアドレスの制御を行う)順次
同期ワード・参照ワードを読み出し、メモリデータ出力
端子63を介して前記相関器44を動作させる。この操作に
より、情報シンボルを伝送しないフレームが付加され、
時間的な冗長度が増加するという欠点があるものの、実
効的にインパルス応答の積算回数を増やして集中的にイ
ンパルス応答を収束させることができ、第２フレームか
ら適切な波形等化の制御ができる。

【００２８】以上述べたように、本発明によれば、遅延
広がりによる符号間干渉による通信劣化量と、これを回
避するために導入する波形等化による改善量、および波
形等化の誤差による劣化量を比較・考慮した上で、復調
部の動作を適応的に制御することができる。

【００２９】更に、本発明をダイバーシチと組み合わせ
ることにより、雑音、遅延広がりだけでなく、フェージ
ングによる受信電力の落ち込みにも耐える受信機を構成
することが可能となる。

【００３０】

【発明の効果】本発明によれば、通常の良好な伝搬環境
での通信品質を損なうことなく、遅延広がりによる符号
間干渉を補償できるという適応性を持つ受信機を構成す
ることができる。

【図面の簡単な説明】

【図１】 本発明の基本的な構成を示すブロック図。

【図２】 従来技術のフレーム構成を示す図。

【図３】 本発明におけるフレーム構成を示す図。

【図４】 本発明における既知シンボルメモリの構成を
示すブロック図。

【図５】 遅延広がりを持つ伝搬路を時変フィルタのモ
デルの例で説明したブロック図。

【図６】 従来技術における判定帰還形等化器の構成を
示すブロック図。

【図７】 本発明の復調器構成の一実施例を示すブロッ
ク図。

【図８】 判定器と誤差推定器の動作を説明する図。

【符号の説明】

1：送信信号入力端子、 2-1，2-2，‥‥‥，2-M：遅延
素子、 3-0，3-1，3-2，‥‥‥，3-M：係数乗算器、
4：加算器、 5：受信信号衆力端子、 6，8：乗算器、
7：加算器、 11：ディジタル受信信号入力端子、 1
2,13：遅延素子、 15：判定器、 16：参照信号メモ
リ、 17：切換え器、 18：誤差推定器、19：タップ係
数更新器、 20：等化出力端子、 21：フィードフォワ
ード部（ＦＦ部）、 22：フィードバック部（ＦＢ
部）、 23：波形等化フィルタ、 30：ディジタル受信
信号入力端子、 31：遅延分散測定器、 32：切換判定
器、33：波形等化器、 34：切換え器、 35：出力端
子、 40：受信信号入力端子、41：同期検波器、 42：
受信フィルタ、 43：既知シンボルメモリ、 44：相関
器、 45：インパルス応答積算器、 46：遅延広がり計
算器、 47：閾値メモリ、 48：比較器、 49：波形等
化器、 50：切換え器、 52：復号器、 53：データ出
力端子、 61：各同期・参照シンボル格納メモリ、 6
2：切換え器、63：メモリデータ出力端子、

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディジタル通信の受信機を構成する復調
   器において、受信信号の遅延広がりを測定する手段と、
   波形等化を行う手段とを有し、遅延広がりが大きい場合
   には波形等化を行い、遅延広がりが小さい場合には波形
   等化を行わないことを特徴とする復調器。
2. 【請求項２】 請求項１記載の発明において、前記遅延
   広がりの測定手段が、既知シンボル系列を記憶する手段
   と、相関演算を行う手段と、相関値の積算を行う手段と
   を有し、受信信号と前記既知シンボル系列との相関演算
   により伝搬路のインパルス応答を求めたことを特徴とす
   る復調器。
3. 【請求項３】 請求項１記載の発明において、既知シン
   ボル系列を格納する記憶装置と、相関演算を行う相関器
   と、相関値の積算を行う積算器で構成し、受信信号に対
   応して適宜既知シンボル系列を読み出し、これと受信信
   号との相関演算により伝搬路のインパルス応答を求め、
   これを積算して遅延広がりを求める遅延広がり測定器を
   有することを特徴とするディジタル通信における復調方
   法。
4. 【請求項４】 請求項１または請求項２記載の発明にお
   いて、フレーム構成を持つディジタルデータの先頭に通
   常フレームよりも多くの既知シンボル系列を有するフレ
   ームを付加し、該フレーム内で既知シンボル系列との集
   中的な相関演算を行い、遅延広がり測定値の初期収束を
   行うことを特徴とするディジタル通信における復調器。
5. 【請求項５】 ディジタル通信の受信機を構成する復調
   器であって、受信信号を同期検波する手段と、該同期検
   波された信号の不要周波数成分を除去する手段と、既知
   シンボルを記憶する手段と、該記憶手段から出力される
   該既知シンボルと前記不要周波数成分を除去された信号
   との相関演算を行い伝搬路のインパルス応答の瞬時値を
   求める手段と、該求められたインパルス応答の瞬時値か
   ら瞬時変動成分を除去し雑音成分を抑圧する手段と、該
   瞬時変動成分の除去及び雑音成分を抑圧された信号から
   遅延広がりを計算する手段と、遅延広がりの閾値を記憶
   する手段と、該閾値と前記計算された遅延広がりとの大
   小を比較する手段と、前記不要周波数成分を除去された
   信号を波形等化する手段と、該波形等化された信号と前
   記不要周波数成分を除去された信号とを入力しそのいず
   れかを出力する手段と、該出力された信号を複合する手
   段とを有し、前記比較された遅延広がりの大小を比較し
   て前記切換手段を制御したことを特徴とする復調器。