JPH0330035A - 記憶部制御装置 - Google Patents
記憶部制御装置Info
- Publication number
- JPH0330035A JPH0330035A JP16399289A JP16399289A JPH0330035A JP H0330035 A JPH0330035 A JP H0330035A JP 16399289 A JP16399289 A JP 16399289A JP 16399289 A JP16399289 A JP 16399289A JP H0330035 A JPH0330035 A JP H0330035A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage unit
- memory
- read
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ制御方式に関し、特にワードプロセッサ
，パソコンなどで使用されるマルチウインド処理等を行
う表示制御部において、データ処理の高速化を必要とす
るメモリ制御装置に関するものである。
，パソコンなどで使用されるマルチウインド処理等を行
う表示制御部において、データ処理の高速化を必要とす
るメモリ制御装置に関するものである。
従来の記憶部制御装置では、ウインドの切り替え処理を
行う場合，中央処理部が表示中のウインドの退避を行な
った後、新たに表示するウインドを書き込むため、ウイ
ンド切り替えに伴う中央処理部の処理負担増，及び処理
速度が遅くなるという問題があった． 日立 ＨＤ６３４８４ （ＡＣＲＴＣ：）の機能に、長
方形領域データのコピーコマンドがサポートされており
，ウインドの切り替え時には新しいウインド領域を記憶
部の別領域から簡単にコピーできるが、新しいウインド
が開かれるために表示中のウインドで下になってしまう
部分の退避については、コピーコマンド発行前に中央処
理部によって事前に処理されてなければならなかった．
〔発明が解決しようとする課題〕 従来技術においては，ウインドの切り替えを行う場合、
新たに表示するウインドを書き込む前に、現在表示中の
ウインドを退避しなければならず、中央処理部の処理負
担増とそれに伴う処理速度の低下を招くという問題があ
った． 日立 ＨＤ６３４８４ （ＡＣＲＴＣ）等の描画用ＬＳ
Ｉを用いた場合でも、ウインド切り替え時のデータの退
避については考慮されておらず、ウインド切り替え処理
前に中央処理部によって事前にデータの退避処理されな
ければならない。
行う場合，中央処理部が表示中のウインドの退避を行な
った後、新たに表示するウインドを書き込むため、ウイ
ンド切り替えに伴う中央処理部の処理負担増，及び処理
速度が遅くなるという問題があった． 日立 ＨＤ６３４８４ （ＡＣＲＴＣ：）の機能に、長
方形領域データのコピーコマンドがサポートされており
，ウインドの切り替え時には新しいウインド領域を記憶
部の別領域から簡単にコピーできるが、新しいウインド
が開かれるために表示中のウインドで下になってしまう
部分の退避については、コピーコマンド発行前に中央処
理部によって事前に処理されてなければならなかった．
〔発明が解決しようとする課題〕 従来技術においては，ウインドの切り替えを行う場合、
新たに表示するウインドを書き込む前に、現在表示中の
ウインドを退避しなければならず、中央処理部の処理負
担増とそれに伴う処理速度の低下を招くという問題があ
った． 日立 ＨＤ６３４８４ （ＡＣＲＴＣ）等の描画用ＬＳ
Ｉを用いた場合でも、ウインド切り替え時のデータの退
避については考慮されておらず、ウインド切り替え処理
前に中央処理部によって事前にデータの退避処理されな
ければならない。
上記目的は，２つの記憶部に対して同時にデータの読み
出し，書き込み可能な制御信号発生部と、読み出したそ
れぞれのデータの交換，論理演算を行なうデータ処理手
段を設け、中央処理部が記憶部に対して新たなウインド
データを書き込むとき、２つの記憶部から同時に読み出
したデータを処理し、一方の記憶部には新たなウインド
データを書き込み、もう一方には新たに書き込まれるウ
インドによって隠れてしまう部分のデータの退避を、一
回の処理で行なうことを可能とすることにより達或され
る。
出し，書き込み可能な制御信号発生部と、読み出したそ
れぞれのデータの交換，論理演算を行なうデータ処理手
段を設け、中央処理部が記憶部に対して新たなウインド
データを書き込むとき、２つの記憶部から同時に読み出
したデータを処理し、一方の記憶部には新たなウインド
データを書き込み、もう一方には新たに書き込まれるウ
インドによって隠れてしまう部分のデータの退避を、一
回の処理で行なうことを可能とすることにより達或され
る。
ウインド切り替えに伴う旧ウインドのデータ退避を，中
央処理部からの新たなウインドの書き込みを行なうだけ
で自動的に行なえるため，中央処理部の処理負担減、及
び処理速度の向上を図ることができる． 〔実施例〕 以下本発明の実施例について説明する．第２図は本発明
の一実施例を用いた日本語ワードプロセッサの一般的な
外観構成を示す斜視図である． 第２図において２０１は本体、１１１は表示装置（ディ
スプレイ），２０２はキー人力装置、２０３はマウス装
置である．本体２０１は、キー人力装Ｗ２０２及びボイ
ンテイングデバイスであるマウス装置２０３からの入力
信号により，メニューの選択や文書作成を行ない、また
表示装置１１１に対して編集中の文書やアイコンなどを
表示すると共に、マルチウインド下でのウインドの切り
換え処理等を行なう． 第１図は本発明における記憶部制御装置の概要を示した
ブロック図である． １０１はワードプロセッサ全体の制御を管理する中央処
理部（ＣＰＵ） 、１０２はＣＰＵＩ Ｏ １から書き
込まれたデータを一時保持するラッチ、１０３，１０４
はデータの切り換えを行なうマルチプレクサ（ＭＰＸ）
．１０５はＣＰＵ１０１がら読み込んだデータと、記憶
部１０８から読み出したデータとの間にＡＮＤ，ＯＲ，
排他処理等の論理演算を行なうデータ処理部、１０６は
データ処理部に対して論理演算のタイミングを発生し、
また記憶部１０８，１０９にリードモディファイライト
モードによる書き込み，読み出しの信号を発生する制御
信号発生部、１０７はＣＰＵＩ Ｏ １からのアドレス
信号を記憶部１０８，１０９へのメモリアドレスに変換
するアドレス発生部であり、ＣＰＵＩＯＩが事前に記憶
部２１０９への開始アドレスを設定しておけば．ＣＰＵ
ＩＯＩの記憶部１１０８へのアクセスにより記憶部２１
０９に対するアドレス変換が自動的に行われ、記憶部１
０８，１０９へ同時に別々のアドレスが発生される。
央処理部からの新たなウインドの書き込みを行なうだけ
で自動的に行なえるため，中央処理部の処理負担減、及
び処理速度の向上を図ることができる． 〔実施例〕 以下本発明の実施例について説明する．第２図は本発明
の一実施例を用いた日本語ワードプロセッサの一般的な
外観構成を示す斜視図である． 第２図において２０１は本体、１１１は表示装置（ディ
スプレイ），２０２はキー人力装置、２０３はマウス装
置である．本体２０１は、キー人力装Ｗ２０２及びボイ
ンテイングデバイスであるマウス装置２０３からの入力
信号により，メニューの選択や文書作成を行ない、また
表示装置１１１に対して編集中の文書やアイコンなどを
表示すると共に、マルチウインド下でのウインドの切り
換え処理等を行なう． 第１図は本発明における記憶部制御装置の概要を示した
ブロック図である． １０１はワードプロセッサ全体の制御を管理する中央処
理部（ＣＰＵ） 、１０２はＣＰＵＩ Ｏ １から書き
込まれたデータを一時保持するラッチ、１０３，１０４
はデータの切り換えを行なうマルチプレクサ（ＭＰＸ）
．１０５はＣＰＵ１０１がら読み込んだデータと、記憶
部１０８から読み出したデータとの間にＡＮＤ，ＯＲ，
排他処理等の論理演算を行なうデータ処理部、１０６は
データ処理部に対して論理演算のタイミングを発生し、
また記憶部１０８，１０９にリードモディファイライト
モードによる書き込み，読み出しの信号を発生する制御
信号発生部、１０７はＣＰＵＩ Ｏ １からのアドレス
信号を記憶部１０８，１０９へのメモリアドレスに変換
するアドレス発生部であり、ＣＰＵＩＯＩが事前に記憶
部２１０９への開始アドレスを設定しておけば．ＣＰＵ
ＩＯＩの記憶部１１０８へのアクセスにより記憶部２１
０９に対するアドレス変換が自動的に行われ、記憶部１
０８，１０９へ同時に別々のアドレスが発生される。
１０８は表示装置１１１に表示するための画面データを
ビット対応で記憶する記憶部１（メモリｌ）、１０９は
メモリｌに記憶されたデータの退避，回復用に使用する
記憶部２（メモリ２）、１１０はメモリ１１０８からの
データを表示装置１１１に表示するため、パラレルーシ
リアル変換するためのジフトレジスタ（Ｐ／Ｓ）である
。またメモリ１１０８へのアクセスは、ＣＰＵＩＯＩか
らのリード／ライトと、ＣＲＴＩＩＩへのデータの読み
出しとが時分割タイミングで行なわれる。
ビット対応で記憶する記憶部１（メモリｌ）、１０９は
メモリｌに記憶されたデータの退避，回復用に使用する
記憶部２（メモリ２）、１１０はメモリ１１０８からの
データを表示装置１１１に表示するため、パラレルーシ
リアル変換するためのジフトレジスタ（Ｐ／Ｓ）である
。またメモリ１１０８へのアクセスは、ＣＰＵＩＯＩか
らのリード／ライトと、ＣＲＴＩＩＩへのデータの読み
出しとが時分割タイミングで行なわれる。
ＣＰＵＩＯＩが表示装置１１１に文字などを表示する場
合，ＣＰＵＩＯＩはまず制御信号発生部１０６に対して
次の設定を行なう。メモリ１１０８に書き込むデータを
処理するためデータ処理部１０５に処理の内容を設定し
、またＭＰＸ１０３にはＣＰＵからのデータ（入力Ａ）
をセレクトする信号を設定する。この後Ｃ Ｐ’Ｕ １
０ １がメモリ１１０８に対してデータの書き込みを
行なうと，データは以下のように処理され，メモリ１１
０８に書き込まれる． （１）ＣＰＵＩＯＩからメモリへの書き込みストローブ
信号によって、ランチ１０２にデータが保持される．ま
た制御信号発生部１０６はメモリエ１０８にリードモデ
ィファイライト用のストローブ信号（ＲＡＳ，ＣＡ！Ｓ
，ＷＥ）を発生する。（第４図はリードモディファイラ
イト処理のタイミング例であり、■はメモリ１１０８か
らの読み出しデータ，■はメモリ１１０８への書き込み
データ，■はＣＰＵＩＯＩからラッチ１０２への書き込
みデータである。） （２）メモリ１１０８は制御信号発生部１０６からのス
トローブ信号が入力されると、まずリードサイクルでＣ
ＰＵ１．０］によりアドレス発生部↓０７を介して指示
されたアドレスのデータ■を読み出し、データ処理部１
０５に与える。
合，ＣＰＵＩＯＩはまず制御信号発生部１０６に対して
次の設定を行なう。メモリ１１０８に書き込むデータを
処理するためデータ処理部１０５に処理の内容を設定し
、またＭＰＸ１０３にはＣＰＵからのデータ（入力Ａ）
をセレクトする信号を設定する。この後Ｃ Ｐ’Ｕ １
０ １がメモリ１１０８に対してデータの書き込みを
行なうと，データは以下のように処理され，メモリ１１
０８に書き込まれる． （１）ＣＰＵＩＯＩからメモリへの書き込みストローブ
信号によって、ランチ１０２にデータが保持される．ま
た制御信号発生部１０６はメモリエ１０８にリードモデ
ィファイライト用のストローブ信号（ＲＡＳ，ＣＡ！Ｓ
，ＷＥ）を発生する。（第４図はリードモディファイラ
イト処理のタイミング例であり、■はメモリ１１０８か
らの読み出しデータ，■はメモリ１１０８への書き込み
データ，■はＣＰＵＩＯＩからラッチ１０２への書き込
みデータである。） （２）メモリ１１０８は制御信号発生部１０６からのス
トローブ信号が入力されると、まずリードサイクルでＣ
ＰＵ１．０］によりアドレス発生部↓０７を介して指示
されたアドレスのデータ■を読み出し、データ処理部１
０５に与える。
（３）ラッチ１０２に保持されたデータは．ＭＰＸ１０
３を経てデータ処理部１０５に入力されている．データ
処理部１０５はメモリ１１０８からのデータのとの論理
演算を行ない、メモリ１１０８にデータ■を出力する。
３を経てデータ処理部１０５に入力されている．データ
処理部１０５はメモリ１１０８からのデータのとの論理
演算を行ない、メモリ１１０８にデータ■を出力する。
（４）メモリ１１０８では、制御信号発生部１０６から
のストローブ信号のライトサイクルで、データ処理部１
０５から出力されたデータ■を記憶する。
のストローブ信号のライトサイクルで、データ処理部１
０５から出力されたデータ■を記憶する。
（５） （１）〜（４）の繰返しによってメモリ１１０
８に新たなデータが書き込まれる。
８に新たなデータが書き込まれる。
ＣＲＴ１１１４：表示するため、％モｌＪ１１０８から
のデータ読み出しは、ＣＰＵＩＯ１からのアクセスと時
分割で行なわれる。
のデータ読み出しは、ＣＰＵＩＯ１からのアクセスと時
分割で行なわれる。
第３図にはＣＲＴＩ １ １の画面表示例を示す。
３０１，３０２は画面上に表示されたウィンドＡ，ウイ
ンドＢであり、３０３はウィンドＡ３０１とウィンドＢ
３０２とが重なる領域である。
ンドＢであり、３０３はウィンドＡ３０１とウィンドＢ
３０２とが重なる領域である。
次に、ウィンドＡ３０１が表示されている画面上に、Ｃ
ＰＵＩＯＩがウィンドＢ３０２を書き込む場合の動作に
ついて、第１図により説明する。
ＰＵＩＯＩがウィンドＢ３０２を書き込む場合の動作に
ついて、第１図により説明する。
ＣＰｔＪ１ ０ ］はウィンドＢ３０２のデータをメモ
リ１１０８に書き込むため、まず次の設定を行なう．Ｍ
ＰＸ１０３はＣＰＵＩＯＩがらのデータ（入力Ａ）を選
択し、ＭＰＸ１０４はメモリ１１ｏ８の出力データ（入
力Ａ）を選択するように設定される。データ処理部１０
５には、ＣＰＵＩＯ １がメモリ１１０８へ書き込む時
の論理演算の種類を設定する。また、アドレス発生部１
０７に対してはメモリ２１０９のアクセス開始アドレス
の設定を行う．これら設定の後、ＣＰＵＩＯＩはメモリ
１１０８ヘウインドＢ３０２のデータの書き込みを開始
する。
リ１１０８に書き込むため、まず次の設定を行なう．Ｍ
ＰＸ１０３はＣＰＵＩＯＩがらのデータ（入力Ａ）を選
択し、ＭＰＸ１０４はメモリ１１ｏ８の出力データ（入
力Ａ）を選択するように設定される。データ処理部１０
５には、ＣＰＵＩＯ １がメモリ１１０８へ書き込む時
の論理演算の種類を設定する。また、アドレス発生部１
０７に対してはメモリ２１０９のアクセス開始アドレス
の設定を行う．これら設定の後、ＣＰＵＩＯＩはメモリ
１１０８ヘウインドＢ３０２のデータの書き込みを開始
する。
（１）ＣＰＵＩＯＩからのメモリへの書き込みストロー
ブ信号によって、ラツチ１０２にデータが保持され、ま
た制御信号発生部１０６はメモリｌ１０８、メモリ２１
０９にリードモディファイライト用のストローブ信号を
発生する。
ブ信号によって、ラツチ１０２にデータが保持され、ま
た制御信号発生部１０６はメモリｌ１０８、メモリ２１
０９にリードモディファイライト用のストローブ信号を
発生する。
（２）メモリ１１０８は制御信号発生部１０６からのス
トローブ信号が入力されると，まずリードサイクルでＣ
ＰＵＩ Ｏ１によりアドレス発生部１０７を介して指示
されたアドレスのデータ■を読み出し、データ処理部１
０５とＭ Ｐ Ｘ １０４の入力Ａとに与える。
トローブ信号が入力されると，まずリードサイクルでＣ
ＰＵＩ Ｏ１によりアドレス発生部１０７を介して指示
されたアドレスのデータ■を読み出し、データ処理部１
０５とＭ Ｐ Ｘ １０４の入力Ａとに与える。
メモリ２１０９からも、メモリ１１０８からのデータの
読み出しと同時に、アドレス発生部１０７に設定された
アドレスのデータ■が読み出されるが、読み出したデー
タは読み飛ばされる． （３）ラツチ１０２に保持されたデータは、ＭＰＸ１０
３を経てデータ処理部１０５に入力されている。データ
処理部１０５では、制御信号発生部１０６からの指示に
従ってメモリ１１０８からのデータ■との論理演算を行
ない、メモリ１１０８にデータ■として出力する。
読み出しと同時に、アドレス発生部１０７に設定された
アドレスのデータ■が読み出されるが、読み出したデー
タは読み飛ばされる． （３）ラツチ１０２に保持されたデータは、ＭＰＸ１０
３を経てデータ処理部１０５に入力されている。データ
処理部１０５では、制御信号発生部１０６からの指示に
従ってメモリ１１０８からのデータ■との論理演算を行
ない、メモリ１１０８にデータ■として出力する。
（４）メモリ２１０９に対しては、ＭＰＸ１０４を介し
てメモリ１１０８から読み出したデータのが入力される
． （５）制御信号発生部１０６からのストローブ信号のラ
イトサイクルで、メモリ１１０８にはデータ処理部１０
５からのデータ■が記憶され、またメモリ２１０９には
ＭＰＸ１０４からのデータ■、つまりメモリ１１０８に
データが書かれるために消えてしまうデータのを記憶す
る。
てメモリ１１０８から読み出したデータのが入力される
． （５）制御信号発生部１０６からのストローブ信号のラ
イトサイクルで、メモリ１１０８にはデータ処理部１０
５からのデータ■が記憶され、またメモリ２１０９には
ＭＰＸ１０４からのデータ■、つまりメモリ１１０８に
データが書かれるために消えてしまうデータのを記憶す
る。
（６） （１）〜（５）の繰返しによって、メモリ１１
０８にはウインドＢ３０２のデータが書き込まれ，また
メモリ２１０９へは、メモリ１１０８上でウインドＢ３
０２の下になった部分のデータが記憶される． 以上の処理によって、ウインドＡ３０１が書かれている
ところに新たなウインドＢ３０２を書き込む場合でも、
それぞれのウインドの重なる領域３０３の退避処理を、
別にＣＰＵＩＯ１が行なわなくても容易に、かつ高速に
メモリ２１０９へ退避することができる。第５図に上記
データの流れのタイムチャートを示す。（■はメモリ２
１０９からの読み出しデータ、■はメモリ２１０９への
書き込みデータである。） 続いて、第３図のウインドＢ３０２とウインドＡ３０１
を切り換える場合の処理について、つまりメモリ２１０
９に退避してあるウインドＡ３０１の斜線部３０３に掛
かるデータを読み出してメモリ１１０８に書き込むのと
，ウインドＢ３０２の斜線部３０３に掛かるデータを読
み出しメモリ２１０９に退避する処理を同時に行なう場
合について説明する。
０８にはウインドＢ３０２のデータが書き込まれ，また
メモリ２１０９へは、メモリ１１０８上でウインドＢ３
０２の下になった部分のデータが記憶される． 以上の処理によって、ウインドＡ３０１が書かれている
ところに新たなウインドＢ３０２を書き込む場合でも、
それぞれのウインドの重なる領域３０３の退避処理を、
別にＣＰＵＩＯ１が行なわなくても容易に、かつ高速に
メモリ２１０９へ退避することができる。第５図に上記
データの流れのタイムチャートを示す。（■はメモリ２
１０９からの読み出しデータ、■はメモリ２１０９への
書き込みデータである。） 続いて、第３図のウインドＢ３０２とウインドＡ３０１
を切り換える場合の処理について、つまりメモリ２１０
９に退避してあるウインドＡ３０１の斜線部３０３に掛
かるデータを読み出してメモリ１１０８に書き込むのと
，ウインドＢ３０２の斜線部３０３に掛かるデータを読
み出しメモリ２１０９に退避する処理を同時に行なう場
合について説明する。
まずＣＰＵＩＯＩは制御信号発生部１０６に対して、Ｍ
ＰＸ１０３をメモリ２１０９からのデータ（入力Ｂ）を
選択するように設定し、データ処理部１０５にはＭＰＸ
１０３からのデータをスルーするように設定する．また
ＭＰＸ１０４はメモリ１１０８から読み出すデータ（入
力Ａ）を選択するように設定する．アドレス発生部１０
７へはメモリ２１０９のアクセス開始アドレス（ウイン
ドＡ３０１とウインドＢ３０２の重なる領域３０３が退
避してあるアドレス）を設定する。この後ＣＰＵＩＯＩ
はメモリ１１０８ヘメモリアクセスを行なう。
ＰＸ１０３をメモリ２１０９からのデータ（入力Ｂ）を
選択するように設定し、データ処理部１０５にはＭＰＸ
１０３からのデータをスルーするように設定する．また
ＭＰＸ１０４はメモリ１１０８から読み出すデータ（入
力Ａ）を選択するように設定する．アドレス発生部１０
７へはメモリ２１０９のアクセス開始アドレス（ウイン
ドＡ３０１とウインドＢ３０２の重なる領域３０３が退
避してあるアドレス）を設定する。この後ＣＰＵＩＯＩ
はメモリ１１０８ヘメモリアクセスを行なう。
（１）ＣＰＵＩＯＩからメモリへのアクセス信号が出力
されると、制御信号発生部１０６はメモリ１１０８，メ
モリ２１０９にリードモディファイライト用のストロー
ブ信号を発生する．（２）メモリ１１０８は制御信号発
生部１０６からのストローブ信号により、まずリードサ
イクルでＣＰＵＩＯＩによりアドレス発生部１０７を介
して指示されるアドレスのデータの（ウインドＢ３０２
の斜線部３０３に掛かるデータ）を読み出し，ＭＰＸ１
０４の入力Ａに与える．メモリ２１０９からも、メモリ
１１０８と同じタイミングでアドレス発生部１０７に設
定されたアドレスのデータ■（ウィンドＡ３０１の斜線
部３０３に掛かるデータ）を読み出し、ＭＰＸｌ０３の
入力Ｂに与える． （３）ＭＰＸ１０３に入力されたデータ■は、データ処
理部１０５をスルーして、制御信号発生部１０６からの
リードモディファイライトサイクルのライト信号により
メモリ１１ｏ８ヘデータ■として書き込まれる． また、ＭＰＸ１０４に入カされたデータ■も，メモリ１
１０８への書き込みと同じタイミングでメモリ２１０９
にデータ■として書き込まれる。
されると、制御信号発生部１０６はメモリ１１０８，メ
モリ２１０９にリードモディファイライト用のストロー
ブ信号を発生する．（２）メモリ１１０８は制御信号発
生部１０６からのストローブ信号により、まずリードサ
イクルでＣＰＵＩＯＩによりアドレス発生部１０７を介
して指示されるアドレスのデータの（ウインドＢ３０２
の斜線部３０３に掛かるデータ）を読み出し，ＭＰＸ１
０４の入力Ａに与える．メモリ２１０９からも、メモリ
１１０８と同じタイミングでアドレス発生部１０７に設
定されたアドレスのデータ■（ウィンドＡ３０１の斜線
部３０３に掛かるデータ）を読み出し、ＭＰＸｌ０３の
入力Ｂに与える． （３）ＭＰＸ１０３に入力されたデータ■は、データ処
理部１０５をスルーして、制御信号発生部１０６からの
リードモディファイライトサイクルのライト信号により
メモリ１１ｏ８ヘデータ■として書き込まれる． また、ＭＰＸ１０４に入カされたデータ■も，メモリ１
１０８への書き込みと同じタイミングでメモリ２１０９
にデータ■として書き込まれる。
（４） （１）〜（３）の処理を繰り返すことにより，
ウィンドＡ３０１とウィンドＢ３０２とが重なる領域３
０３のデータの交換、つまりウィンドＡ３０１とウィン
ドＢ３０２の切り換えが行なわれる。
ウィンドＡ３０１とウィンドＢ３０２とが重なる領域３
０３のデータの交換、つまりウィンドＡ３０１とウィン
ドＢ３０２の切り換えが行なわれる。
以上の動作により、ＣＰＵＩＯＩの処理負担を減らしな
がら、高速にウインドの切り換えを行なうことができる
．第６図には、上記処理のタイムチャートを示す。
がら、高速にウインドの切り換えを行なうことができる
．第６図には、上記処理のタイムチャートを示す。
尚、本実施例では２つのウインド切り換えについて書い
たが、２つ以上のウインドについてもＣ Ｐ Ｕ １
０ ］．がアドレス発生部１０７へのメモリ２１０９の
開始アドレスを管理することによって容易に実施するこ
とができる。
たが、２つ以上のウインドについてもＣ Ｐ Ｕ １
０ ］．がアドレス発生部１０７へのメモリ２１０９の
開始アドレスを管理することによって容易に実施するこ
とができる。
以上の発明によれば、ウインドの切り換え処理を行なう
場合、新たなウインドの書き込みを行なえば、同時にウ
インドの書き込みによって消されてしまう既に表示され
ているウインドデータの一部を容易に、かつ高速に退避
することができ，またウインドデータの回復処理につい
てもＣＰＵ負荷を軽減しながら高速化できるため、ウイ
ンド処理の性能を著しく向上させる効果がある。
場合、新たなウインドの書き込みを行なえば、同時にウ
インドの書き込みによって消されてしまう既に表示され
ているウインドデータの一部を容易に、かつ高速に退避
することができ，またウインドデータの回復処理につい
てもＣＰＵ負荷を軽減しながら高速化できるため、ウイ
ンド処理の性能を著しく向上させる効果がある。
第１図は本発明による処理装置の概要を示すブロック図
，第２図は本発明の一実施例を用いたワ一ドプロセッサ
の外観構成を示す斜視図、第３図は本発明によるマルチ
ウインドウ処理での複数ウインドの表示例を示した図、
第４図，第５図，第６図は本発明におけるリードモディ
ファイライト処理のタイミングを示した図である。 １ ０ １−・・中央処理部，１０３，１０４−ＭＰＸ
、１０５・・・データ処理部，１０６・・・制御信号発
生部、１０８・・・メモリ１、１０９・・・メモリ２、
３０１・・・ウインドＡ，３０２・・・ウインドＢ、３
０３・・・ウイ第１ｒｌ！Ｊ 第２図 ２θ３ 第３図 第 ５ 図
，第２図は本発明の一実施例を用いたワ一ドプロセッサ
の外観構成を示す斜視図、第３図は本発明によるマルチ
ウインドウ処理での複数ウインドの表示例を示した図、
第４図，第５図，第６図は本発明におけるリードモディ
ファイライト処理のタイミングを示した図である。 １ ０ １−・・中央処理部，１０３，１０４−ＭＰＸ
、１０５・・・データ処理部，１０６・・・制御信号発
生部、１０８・・・メモリ１、１０９・・・メモリ２、
３０１・・・ウインドＡ，３０２・・・ウインドＢ、３
０３・・・ウイ第１ｒｌ！Ｊ 第２図 ２θ３ 第３図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、データを記憶する第一の記憶部、第二の記憶部と、
該第一、第二の記憶部にリードモディファイライトによ
り、同時にデータの読み出し、書き込みを行うための制
御信号を発生する制御信号発生部と、該第１の記憶部に
データの書き込みを行う中央処理部とを有する制御装置
において、該第一の記憶部、第二の記憶部のデータ転送
経路中にリードモディファイライトサイクルのリードで
読み出したデータに対して、それぞれのデータの交換や
、論理演算を行うデータ処理手段を設け、前記中央処理
部が第１の記憶部に対してデータの書き込みを行う場合
、前記第一、第二の記憶部から同時にデータを読み出し
、該中央処理部からの書き込みデータと、該第１の記憶
部からのデータとの論理演算を行い、かつ処理後のデー
タを第１の記憶部に、また第１の記憶部から読み出した
データを第２の記憶部に同時に書き込み可能な構成とし
たことを特徴とする記憶部制御装置。 ２、特許請求の範囲第１項記載の記憶部制御装置におい
て、リードモディファイライトサイクルで前記第１、第
２の記憶部から同時に読み出したデータに対し、第２の
記憶部から読み出したデータを第１の記憶部へ、第１の
記憶部から読み出したデータを第２の記憶部へ、１回の
処理で同時に書き込み可能な構成としたことを特徴とす
る記憶部制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16399289A JPH0330035A (ja) | 1989-06-28 | 1989-06-28 | 記憶部制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16399289A JPH0330035A (ja) | 1989-06-28 | 1989-06-28 | 記憶部制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330035A true JPH0330035A (ja) | 1991-02-08 |
Family
ID=15784705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16399289A Pending JPH0330035A (ja) | 1989-06-28 | 1989-06-28 | 記憶部制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330035A (ja) |
-
1989
- 1989-06-28 JP JP16399289A patent/JPH0330035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPH0330035A (ja) | 記憶部制御装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| KR890002003B1 (ko) | 씨알티(crt) 제어회로 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP2752732B2 (ja) | トレース装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH0373040A (ja) | キャッシュメモリ | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPS63175885A (ja) | Ｃｒｔ表示装置の表示メモリクリア方式 | |
| JPH03107895A (ja) | ディスプレイ装置 | |
| JPS60254225A (ja) | ビデオｒａｍのアクセス方法 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS6213690B2 (ja) | ||
| JPH04114238A (ja) | 情報処理装置 | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPH01169622A (ja) | 表示装置 | |
| JPS6259992A (ja) | 表示制御装置 | |
| JPS61128287A (ja) | 文字表示制御方式 | |
| JPH0344732A (ja) | ウインドウ制御方法 |