JPH0330042A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH0330042A JPH0330042A JP1165890A JP16589089A JPH0330042A JP H0330042 A JPH0330042 A JP H0330042A JP 1165890 A JP1165890 A JP 1165890A JP 16589089 A JP16589089 A JP 16589089A JP H0330042 A JPH0330042 A JP H0330042A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- external
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数ビット構或のＩ／Ｏポートが、外部同期
式にも非同期式にも使えることを特徴とする入出力回路
に関するものである。
式にも非同期式にも使えることを特徴とする入出力回路
に関するものである。
従来の技術
近年集積回路は、様涜な分野に利用されるようになり、
数多〈の機能を内蔵し入出力ポートの数も増えてきてい
る。
数多〈の機能を内蔵し入出力ポートの数も増えてきてい
る。
以下従来の入出力回路について説明する。
第２図は従来の入出力回路であり１はデータＶジスタ２
は外部同期か非同期かを切換えるマルチデレクサ、３は
制御レジスタ、４は外部へつながる入出力端子、６は外
部同期信号である。
は外部同期か非同期かを切換えるマルチデレクサ、３は
制御レジスタ、４は外部へつながる入出力端子、６は外
部同期信号である。
以上のように構或された入出力回路について以下その動
作を説明する。
作を説明する。
１ず出力の場合について述べる。
外部同期式の場合、１のデータレジスタにデータを書き
込むと２のマルチプレクサによりデータは１のデータレ
ジスタから４の外部信号に同期して６０入出力端子へと
行き、出力される。
込むと２のマルチプレクサによりデータは１のデータレ
ジスタから４の外部信号に同期して６０入出力端子へと
行き、出力される。
外部非同期式の場合は、１のデータレジスタに書き込１
れたデータが２のマルチプレクサを通り４の外部信号に
関係なくｅの入出力端子へと行き、出力される。
れたデータが２のマルチプレクサを通り４の外部信号に
関係なくｅの入出力端子へと行き、出力される。
入力の場合も、これと同様になり、入出力端子から、デ
ータレジスタへとデータは行く。
ータレジスタへとデータは行く。
発明が解決しようとする課題
しかしながら上記従来の購戊では、入出力端子を複数ビ
ット分１とめて制御しようとするとき、誤動作を起こす
危険があった。例えば、出力の場合で外部同期式と外部
非同期式の２ビットを同一レジヌタで制御しようとする
。このときデータレジスタに書き込むことにより外部同
期式用の制御信号が出なければならない。しかしこの構
成では、外部非同期のデータを書き込んだ場合でも、外
部同期式用の制御信号が出てし１うという問題があった
。
ット分１とめて制御しようとするとき、誤動作を起こす
危険があった。例えば、出力の場合で外部同期式と外部
非同期式の２ビットを同一レジヌタで制御しようとする
。このときデータレジスタに書き込むことにより外部同
期式用の制御信号が出なければならない。しかしこの構
成では、外部非同期のデータを書き込んだ場合でも、外
部同期式用の制御信号が出てし１うという問題があった
。
本発明は、上記従来の問題点を解決するもので、複数ビ
ット構或の入出力ポートに対しても、外部同期式にも外
部非同期式にも使用できる入出力回路を提供することを
目的とする。
ット構或の入出力ポートに対しても、外部同期式にも外
部非同期式にも使用できる入出力回路を提供することを
目的とする。
課題を解決するための手段
この目的を達成するために本発明の入出力回路は、外部
同期用のデータレジスタと非同期用のデータレジスタを
アドレス空間の別々のところに割りあてる構戊をしこの
別々に割りあてられたアドレスは、同じデータレジスタ
をアクセススルようにする構或を有している。
同期用のデータレジスタと非同期用のデータレジスタを
アドレス空間の別々のところに割りあてる構戊をしこの
別々に割りあてられたアドレスは、同じデータレジスタ
をアクセススルようにする構或を有している。
作用
との構或によシ複数ビット構或の入出力ポートに対して
も、外部同期にも外部非同期式にも使用できる入出力回
を実現することができる。
も、外部同期にも外部非同期式にも使用できる入出力回
を実現することができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は、本発明の一実施例に釦ける入出力回路である
。１ず出力の場合について述べる。
。１ず出力の場合について述べる。
１のデータレジスタにデータを書き込むとき外部同期式
のデータレジスタのアドレス００００にデータを書込む
とデータぱ２のマルチプレクサを通り４の外部同期信号
に合わせて６の入出力端子へと出てゆく。このとき制御
信号は、５のアドレスデコーダにより出される。１た外
部非同期のデータを書き込むときにはデータレジスタの
アドレス０００１にデータを書込む。このとき５のアド
レスデコーダによう、外部同期式用の制御信号は出ない
ためデータは、このマルチプレクサを通り４の外部同期
信号に関係なく、６の入出力端子へ行き出力される。
のデータレジスタのアドレス００００にデータを書込む
とデータぱ２のマルチプレクサを通り４の外部同期信号
に合わせて６の入出力端子へと出てゆく。このとき制御
信号は、５のアドレスデコーダにより出される。１た外
部非同期のデータを書き込むときにはデータレジスタの
アドレス０００１にデータを書込む。このとき５のアド
レスデコーダによう、外部同期式用の制御信号は出ない
ためデータは、このマルチプレクサを通り４の外部同期
信号に関係なく、６の入出力端子へ行き出力される。
入力の場合に、も同様に、外部同期式のデータを読み込
むにはｏＯＯＯのアドレスのデータを、外部非同期のデ
ータを読み込むには０００１のアドレスのデータを読む
ことにより、正しくデータを読み込める。
むにはｏＯＯＯのアドレスのデータを、外部非同期のデ
ータを読み込むには０００１のアドレスのデータを読む
ことにより、正しくデータを読み込める。
なか、上記実施例において、データレジスタは、ｏｏｏ
ｏと０００１を利用したが、これは同じアドレスでなけ
ればいくつでも同様の効果が得られる。
ｏと０００１を利用したが、これは同じアドレスでなけ
ればいくつでも同様の効果が得られる。
発明の効果
本発明は、外部同期式用のデータレジスタと外部非同期
用のデータレジスタを別Ａのアドレスに割りあてる構或
をとるとともに、この別々にわりあてられたアドレスは
、同じデータレジスタをアクセスするものであるから、
アドレスをデコードすることにより、それぞれに必要な
制御信号を作ることができる。このため、複数ビット構
戊の入出力回路が外部同期式にも外部非同期式にも使用
することができる。
用のデータレジスタを別Ａのアドレスに割りあてる構或
をとるとともに、この別々にわりあてられたアドレスは
、同じデータレジスタをアクセスするものであるから、
アドレスをデコードすることにより、それぞれに必要な
制御信号を作ることができる。このため、複数ビット構
戊の入出力回路が外部同期式にも外部非同期式にも使用
することができる。
第１図は本発明の一実施例に釦ける入出力回路の回路図
、第２図は従来の入出力回路を示す回路図である。 １・・・・・・データレジスタ、２・・・・・・同期式
，非同期式を切換えるマｐチプレクサ、３・・・・・・
入出力制御レジスタ、４・・・・・・外部同期信号、６
・・・・・・アドレスデコーダ、６・・・・・・入出力
端子。
、第２図は従来の入出力回路を示す回路図である。 １・・・・・・データレジスタ、２・・・・・・同期式
，非同期式を切換えるマｐチプレクサ、３・・・・・・
入出力制御レジスタ、４・・・・・・外部同期信号、６
・・・・・・アドレスデコーダ、６・・・・・・入出力
端子。
Claims (1)
- Ｉ／Ｏポートを有する入出力回路において、このＩ／
Ｏポートが外部同期式にも外部非同期式にも使える機能
を備え、１つのデータレジスタに、違ったアドレスをわ
りふる回転を備えることを特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165890A JPH0330042A (ja) | 1989-06-28 | 1989-06-28 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165890A JPH0330042A (ja) | 1989-06-28 | 1989-06-28 | 入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330042A true JPH0330042A (ja) | 1991-02-08 |
Family
ID=15820919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165890A Pending JPH0330042A (ja) | 1989-06-28 | 1989-06-28 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330042A (ja) |
-
1989
- 1989-06-28 JP JP1165890A patent/JPH0330042A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0147703B1 (ko) | 피씨아이 버스에서 플러그/플레이를 위한 배치회로 | |
| KR0132784B1 (ko) | 직렬 메모리 장치 | |
| JPH0330042A (ja) | 入出力回路 | |
| US6499089B1 (en) | Method, architecture and circuitry for independently configuring a multiple array memory device | |
| JPS61255451A (ja) | デ−タ処理装置 | |
| KR890004361Y1 (ko) | 디램(dram) 선택조절회로 | |
| SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
| KR100189553B1 (ko) | 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로 | |
| JPH023164A (ja) | デュアル・ポート・メモリ | |
| KR880002980Y1 (ko) | 다중 메모리 회로 | |
| SU746488A1 (ru) | Устройство дл сопр жени | |
| KR100208794B1 (ko) | 레지스터 공유회로 | |
| SU1617441A1 (ru) | Логический анализатор | |
| SU1022216A1 (ru) | Устройство дл контрол доменной пам ти | |
| JPH03283188A (ja) | メモリ・システム | |
| JPH04140843A (ja) | レジスタファイル | |
| JPH0564361B2 (ja) | ||
| JPH01245350A (ja) | ウエイト挿入方式 | |
| JPH04169946A (ja) | 半導体集積装置 | |
| KR910012880A (ko) | I/o 포트를 통한 메모리 팩 인터페이스 로직회로 | |
| JPS60221843A (ja) | 判定装置 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH03191487A (ja) | シングルチップマイクロコンピュータ | |
| JPH0492290A (ja) | 半導体記憶装置 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 |