JPH0330308B2 - - Google Patents
Info
- Publication number
- JPH0330308B2 JPH0330308B2 JP56121113A JP12111381A JPH0330308B2 JP H0330308 B2 JPH0330308 B2 JP H0330308B2 JP 56121113 A JP56121113 A JP 56121113A JP 12111381 A JP12111381 A JP 12111381A JP H0330308 B2 JPH0330308 B2 JP H0330308B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- gate
- liquid crystal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明はMIS(金属−絶縁物−半導体)トラン
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an active matrix substrate for a display using an MIS (metal-insulator-semiconductor) transistor array.
従来アクテイブマトリツクスを用いたデイスプ
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。 Conventional display panels using active matrices can have a much larger matrix size than the dynamic method, and are attracting attention as a method that can realize large panels with a large number of dots. Particularly in the case of light-receiving elements such as liquid crystals, there is a limit to the drive duty of the dynamic method, and the application of active matrices is being considered for television displays and the like.
第1図は従来のアクテイブマトリツクスの1セ
ルを示している。アドレス線Xがトランジスタ2
のゲートに入力されており、トランジスタをON
させてデータ線Yの信号を保持用コンデンサ3に
電荷として蓄積させる。再びデータを書き込むま
で、このコンデンサ3により保持され、同時に液
晶4を駆動する。ここでVCは共通電極信号であ
る。液晶のリークは非常に少ないので、短時間の
電荷の保持には十分である。 FIG. 1 shows one cell of a conventional active matrix. Address line X is transistor 2
is input to the gate of the transistor and turns on the transistor.
This causes the signal on the data line Y to be stored as a charge in the holding capacitor 3. This capacitor 3 holds the data until data is written again, and at the same time drives the liquid crystal 4. Here VC is the common electrode signal. Since liquid crystal leakage is very low, it is sufficient to hold charge for a short period of time.
ここのトランジスタとコンデンサ1の製造は通
常のICのプロセスと全く同じである。 The manufacturing of the transistor and capacitor 1 here is exactly the same as the normal IC process.
第2図は第1図のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエ
ハ上にトランジスタ10とコンデンサ11が構成
される。アドレス線Xとコンデンサの上電極11
は多結晶シリコン(ポリシリコン)で、又データ
線Yと液晶駆動電極13はAlでできており、コ
ンタクトホール7,8,9により、基板とAl、
ポリシリコンとAlが夫々接続される。 FIG. 2 is an example in which the cell shown in FIG. 1 is produced by a silicon gate process. A transistor 10 and a capacitor 11 are constructed on a single crystal silicon wafer. Address line X and capacitor upper electrode 11
is made of polycrystalline silicon (polysilicon), and the data line Y and the liquid crystal drive electrode 13 are made of Al, and the contact holes 7, 8, and 9 connect the substrate to the Al,
Polysilicon and Al are connected respectively.
この種の通常のICプロセスに従つたマトリツ
クス基板は次の大きな欠点をもつ。 Matrix substrates that follow this type of conventional IC process have the following major drawbacks.
1つはマトリツクス基板の製造プロセスがIC
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部は、単結晶中の結晶欠陥にかなり左右され通
常のセルではこのリーク電流を100PA以下にしな
ければならず、この構造で数万個のセル全てのリ
ークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ3に蓄積された電荷を放
電し、コントラストを低下させる。 One is that the manufacturing process of the matrix substrate is IC.
Since this is the same, the process is complicated and the process cost is high, and at the same time, the yield decreases due to junction leakage with the substrate silicon, resulting in a high total cost. In particular, the junction between the silicon substrate and the diffusion layer that becomes the source/drain is considerably affected by crystal defects in the single crystal, and in a normal cell, this leakage current must be kept below 100 PA. It is difficult to suppress leaks from all cells. The junction leak generated here discharges the charge accumulated in the capacitor 3 and reduces the contrast.
2つにはAl電極のすきまからシリコン基板に
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ3の電荷を放電してまい
コントラストが低下する。 Second, the light incident on the silicon substrate through the gap between the Al electrodes generates electron-hole pairs and is diffused to generate a photocurrent and discharge the charge in the capacitor 3, resulting in a decrease in contrast.
本発明の目的はこの欠点を改善する方式を提供
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。 The purpose of the present invention is to provide a method for improving this drawback, and the structure of the present invention is based on glass, quartz,
Alternatively, a thin film transistor using a silicon thin film as a channel on a silicon wafer is constructed, and a specific example will be explained below.
第3図は本発明に用いるマトリツクスセルを示
すものであり、第1図の従来との差は、容量18
のGND配線を新たに設けることであり、基本的
なデータの書込、保持は同じである。この場合の
GND電位は一定のバイアス電圧を意味しバイア
スレベル、又は信号レベルは問わない。さらに、
電荷保持用コンデンサの対極はゲート線から電気
的に絶縁されているために、ゲート線の電圧状態
によつて、コンデンサに保持された電荷が不都合
な影響を受けることがない。よつて動作電圧の正
確な制御が容易で、ゲート線の電圧状態に関わり
なく常に安定した表示をすることができる。 FIG. 3 shows a matrix cell used in the present invention, and the difference from the conventional one shown in FIG. 1 is that the capacity is 18
However, the basic data writing and retention are the same. In this case
The GND potential means a constant bias voltage, and the bias level or signal level does not matter. moreover,
Since the counter electrode of the charge holding capacitor is electrically insulated from the gate line, the charge held in the capacitor is not adversely affected by the voltage state of the gate line. Therefore, it is easy to accurately control the operating voltage, and a stable display can always be provided regardless of the voltage state of the gate line.
又表示データの入力をデータ線Yがサンプルー
ホールドする容量として、データ線YとGNDラ
インの間の容量21、又はアドレス線Xとの間の
容量22を利用する。 Further, as the capacitance for the data line Y to sample and hold the input of display data, the capacitor 21 between the data line Y and the GND line or the capacitor 22 between the address line X is used.
第4図Aのセルの平面図、BのA−Bでの断面
図をもとにセルの構造例の示す。透明基板33上
にトランジスタのソース・ドレイン・チヤネルを
形成するシリコン薄膜28とトランジスタのゲー
トとなるゲート線をなすシリコン薄膜等、もしく
はそれと同時の配線層26とGNDライン27、
更に透明低抵抗材料、例えばBnO2の如くのネサ
膜、厚さ数100〓以下の金属等よりなるデータ線
25と液晶駆動電極31が形成されている。又
GNDライン27と液晶駆動電極の重なつた部分
が電荷保持用コンデンサ(第3図−18)とな
る。トランジスタのソース・ドレイン34,35
にはN+拡散(PチヤネルならP+)がなされゲー
ト電極38に下にはチヤネル30がゲート絶縁膜
36を介して存在する。 An example of the cell structure is shown based on the plan view of the cell in FIG. 4A and the sectional view taken along AB in FIG. 4B. A silicon thin film 28 forming the source, drain, and channel of the transistor on the transparent substrate 33 and a silicon thin film forming the gate line serving as the gate of the transistor, or a wiring layer 26 and a GND line 27 at the same time,
Further, a data line 25 and a liquid crystal drive electrode 31 are formed of a transparent low resistance material, for example, a Nesa film such as BnO 2 , or a metal having a thickness of several hundred square meters or less. or
The overlapping portion of the GND line 27 and the liquid crystal drive electrode becomes a charge holding capacitor (Fig. 3-18). Transistor source/drain 34, 35
N + diffusion (P + in the case of a P channel) is performed, and a channel 30 exists below the gate electrode 38 with a gate insulating film 36 interposed therebetween.
第5図に、第4図に示すアクテイブ・マトリツ
クス基板の製造プロセスを示す。透明基板40上
に、ゲートとなる電極材料として、コンデンサの
面積を大きくとれるようにネサ膜やIn2O3、又は
非常に薄い金属膜等の透明導電膜を形成しパター
ニングの後ゲート電極41を作る。次にゲート電
極上にゲート絶縁膜42を形成する。ゲート絶縁
膜形成法は、ゲート電極の酸化物、例えば陽極酸
化法、熱酸化法、プラズマ酸化法等によるか、又
はCVD法等によりSiO2、Al2O3等の酸化物、
Si3N4等の窒化物である。(第5図の例はゲート
電極の酸化方式である。)これらの絶縁物は透明
である。 FIG. 5 shows a manufacturing process for the active matrix substrate shown in FIG. 4. A transparent conductive film such as Nesa film, In 2 O 3 , or a very thin metal film is formed on the transparent substrate 40 as an electrode material for the gate in order to increase the area of the capacitor, and after patterning, the gate electrode 41 is formed. make. Next, a gate insulating film 42 is formed on the gate electrode. The method for forming the gate insulating film is to form an oxide of the gate electrode, for example, by anodic oxidation, thermal oxidation, plasma oxidation, etc., or by CVD , etc.
It is a nitride such as Si 3 N 4 . (The example shown in FIG. 5 is a method of oxidizing the gate electrode.) These insulators are transparent.
次にトランジスタのチヤネルを形成するシリコ
ン薄膜をデポジシヨンしてパターニングしてソー
ス・ドレイン・チヤネルを構成するシリコン層4
3を形成する。(第5図イ)この状態でネガレジ
スト44を上面に塗布し、チヤネル部を除いてソ
ース・ドレイン部に不純物をドープするマスク部
45を形成するようにパターニングする。(第5
図ハ)
このレジスト45をマスクとして不純物イオン
を打込むと、ソース・ドレイン部46にはイオン
が打込まれて低抵抗層となり、レジスト45の下
部にはイオン打込まれず、チヤネル層47として
残る。(第5図ハ)次に透明導電膜をデポジシヨ
ンしてパターニングし、データ線48と駆動電極
49を形成し、トランジスタのソース・ドレイン
46とは、絶縁膜、更には絶縁部に対するコンタ
クタ・ホールを開けることなしにコンタクトをと
る。 Next, a silicon thin film that will form a transistor channel is deposited and patterned to form a silicon layer 4 that will form a source, drain, and channel.
form 3. (FIG. 5A) In this state, a negative resist 44 is applied to the upper surface and patterned to form a mask portion 45 for doping impurities into the source and drain portions except for the channel portion. (5th
Figure C) When impurity ions are implanted using this resist 45 as a mask, the ions are implanted into the source/drain region 46 to form a low resistance layer, but the ions are not implanted into the lower part of the resist 45 and remain as a channel layer 47. . (FIG. 5C) Next, a transparent conductive film is deposited and patterned to form data lines 48 and drive electrodes 49, and the source/drain 46 of the transistor is formed using an insulating film and contactor holes for the insulating part. Make contact without opening it.
又、コンデンサはゲート電極41と透明導電膜
による駆動電極49との間にゲート絶縁膜42と
同じ材料をサンドイツチして形成できる。 Further, the capacitor can be formed by sandwiching the same material as the gate insulating film 42 between the gate electrode 41 and the drive electrode 49 made of a transparent conductive film.
この方式の利点は透明なコンデンサを形成する
にもかかわらず、工程が簡単なことにある。 The advantage of this method is that although it forms a transparent capacitor, the process is simple.
第4図においてデータ線25とゲート線26の
交点は互いに絶縁する必要があるが、本発明の如
くゲート電極を下に、チヤネルを上にする逆転
MOSトランジスタにすると、特別な絶縁膜を用
いなくても、ゲート絶縁物と同じ材料により自然
に絶縁されるので、従来の如く絶縁のためのみに
用いていた絶縁膜をつける工程及びその絶縁膜に
コンタクトホールを開ける工程は不要となる。し
かも、特別な絶縁膜により、透明なコンデンサに
おける光の透過率が低下してしまうという欠点も
防止できる。 In FIG. 4, the intersection of the data line 25 and the gate line 26 needs to be insulated from each other, but as in the present invention, it is reversed so that the gate electrode is on the bottom and the channel is on the top.
When making a MOS transistor, it is naturally insulated using the same material as the gate insulator without using a special insulating film, so the process of attaching an insulating film, which was used only for insulation as in the past, and the process of applying the insulating film The process of opening a contact hole becomes unnecessary. Furthermore, the disadvantage that the light transmittance of a transparent capacitor decreases due to the special insulating film can be prevented.
本発明の他の利点として、コンデンサはゲート
電極と同じ材料の透明導電性膜と、液晶駆動電極
となる透明導電性膜を電極とし、ゲート絶縁膜を
誘電体膜として作られるので、コンデンサ形成の
ために余分な工程は一切必要としない。 Another advantage of the present invention is that the capacitor is made using a transparent conductive film made of the same material as the gate electrode, a transparent conductive film that serves as the liquid crystal drive electrode, and a gate insulating film as a dielectric film. No extra steps are required.
本発明は以上述べた如く基板上にシリコントラ
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。 As described above, the present invention provides an active matrix having silicon transistors and silicon capacitors on a substrate, and has the following advantages over the prior art.
電荷保持用コンデンサの対極がゲート線から電
気的に絶縁されているために、ゲート線の電圧状
態によつて、コンデンサに保持された電荷が影響
を受けることがない。よつて動作電圧の正確な制
御が容易で、ゲート線の電圧状態に関わりなく常
に安定した表示をすることができる。 Since the counter electrode of the charge holding capacitor is electrically insulated from the gate line, the charge held in the capacitor is not affected by the voltage state of the gate line. Therefore, it is easy to accurately control the operating voltage, and a stable display can always be provided regardless of the voltage state of the gate line.
さらに、本発明は、特公平2−10955号公報の
如くコンデンサの対向電極が画素電極全体を占め
ているものと異なり、コンデンサの対向電極の面
積を画素電極の面積よりも小さくしてあるため、
透過型表示装置として用いる場合、コンデンサの
対向電極として透明導電膜だけでなく、不透明導
電膜を使用することができる。不透明導電膜の使
用が可能であることの利点は以下に示す。 Furthermore, unlike the case of Japanese Patent Publication No. 2-10955 in which the opposing electrode of the capacitor occupies the entire pixel electrode, the area of the opposing electrode of the capacitor is smaller than the area of the pixel electrode.
When used as a transmissive display device, not only a transparent conductive film but also an opaque conductive film can be used as the counter electrode of the capacitor. The advantages of being able to use an opaque conductive film are shown below.
(a) 透明導電膜に比べて不透明導電膜は低抵抗で
あるため時定数が小さく、大画面化、大容量化
において有利である。(a) Opaque conductive films have lower resistance than transparent conductive films, so they have a smaller time constant and are advantageous in increasing screen size and capacity.
(b) プロセスにおいて、透明導電膜では特殊なエ
ツチング液が必要であり、導電膜以外の部分を
腐食することがあるため、ゲートとコンデンサ
の対向電極の材質を同一にしなければならな
い。これに対し不透明導電膜の場合、特殊なエ
ツジング液は不必要なので腐食が起こり難く、
必ずしもゲートとコンデンサの対向電極の材質
を同一にする必要はない。(b) In the process, the transparent conductive film requires a special etching solution, which can corrode parts other than the conductive film, so the gate and capacitor opposing electrodes must be made of the same material. On the other hand, in the case of opaque conductive films, no special etching liquid is required, so corrosion is less likely to occur.
The material of the gate and the opposing electrode of the capacitor do not necessarily have to be the same.
(c) 透明導電膜においては膜作製温度を高温にす
ると低抵抗の透明導電膜が得られるが、薄膜ト
ランジスタ部分がダメージを受けてしまう。一
方、不透明導電膜では低温でも素子にダメージ
を与えずに低抵抗の導電膜が得られ、さらに使
用可能は材料、製造方法の種類が多い。(c) In the case of transparent conductive films, a low resistance transparent conductive film can be obtained by increasing the film formation temperature to a high temperature, but the thin film transistor portion will be damaged. On the other hand, with opaque conductive films, low resistance conductive films can be obtained without damaging devices even at low temperatures, and there are many types of materials and manufacturing methods that can be used.
製造プロセスが簡単で、従来のバルクシリコン
タイプでは6回のフオトエツチング工程を必要と
したが、本発明の方式では4回でよく、工程コス
トが安いと共に、バルクシリコンと異なりP−N
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。 The manufacturing process is simple; the conventional bulk silicon type requires 6 photo etching steps, but the method of the present invention requires only 4 photo etching steps, resulting in low process costs and unlike bulk silicon, P-N
The cross-sectional area of the joint is very small, so there is little joint leakage, and an improvement in yield can be expected.
又、上方から入射した光は90%以上通過し、又
シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は1万ルツクスの下でも1.0PA以下となり、光
の入射による表示像の消滅は防ぐことができた。 In addition, more than 90% of the light incident from above passes through, and the diffusion length of carriers in the silicon thin film is short, so almost no photocurrent is generated, and the leakage value for light is 1.0 even under 10,000 lux. PA or less, and it was possible to prevent the display image from disappearing due to the incidence of light.
更に透明基板に透明液晶駆動を用いると、最も
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。 Furthermore, by using a transparent liquid crystal drive on a transparent substrate, it is possible to use an FE type liquid crystal with the highest contrast, improving screen brightness and dramatically improving display quality.
同時に基板にガラスやそれに準ずる材料を用い
るとパネルの組立が容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。 At the same time, using glass or a similar material for the substrate makes it easier to assemble the panel, which improves the assembly yield and simplifies the process compared to the conventional bulk silicon type.
上述の如く本発明は、一対のガラス基板内に液
晶が封入され、該基板の一方の基板上にマトリク
ス状に配列された画素電極、該画素電極に接続さ
れてなる薄膜トランジスタを有してなる液晶表示
装置において、該ガラス基板上にゲート電極、該
ゲート電極上にゲート絶縁膜、該ゲート絶縁膜上
に半導体薄膜、該半導体薄膜に設けられたソー
ス・ドレイン・チヤンネル領域、該半導体薄膜に
接続された透明画素電極、該透明画素電極とガラ
ス基板との間に絶縁膜を介して設けられた容量形
成用電極を有してなるようにしたから、外部光な
どの強い光が入射されたとしても誤動作を生じる
ことのないトランジスタを有する透明型表示を実
現することができる。 As described above, the present invention provides a liquid crystal that includes a liquid crystal sealed within a pair of glass substrates, pixel electrodes arranged in a matrix on one of the substrates, and a thin film transistor connected to the pixel electrode. The display device includes a gate electrode on the glass substrate, a gate insulating film on the gate electrode, a semiconductor thin film on the gate insulating film, a source/drain/channel region provided on the semiconductor thin film, and a source/drain channel region connected to the semiconductor thin film. Since the structure includes a transparent pixel electrode and a capacitance forming electrode provided between the transparent pixel electrode and the glass substrate via an insulating film, even if strong light such as external light is incident, A transparent display having a transistor that does not malfunction can be realized.
第1図は従来のアクテイブマトリツクスに用い
たセルの回路図で、第2図はバルクシリコンを用
いたセルの平面図、第3図は本発明のセル図で、
第4図A,Bはその実現例の平面図と断面図で、
第5図イ〜ニはその製造プロセスである。
11……コンデンサ3のポリシリコンの上部電
極、10……ポリシリコンゲート、7,8,9…
…コンタクトホール、13……Alによる駆動電
極、33,40……透明基板、38,41……ゲ
ート電極、36,42……ゲート絶縁膜、34,
35,46……ソース・ドレイン、30,47…
…チヤネル、25,31,48……透明導電性
膜、45……レジスト。
Fig. 1 is a circuit diagram of a cell used in a conventional active matrix, Fig. 2 is a plan view of a cell using bulk silicon, and Fig. 3 is a cell diagram of the present invention.
Figures 4A and 4B are a plan view and a cross-sectional view of an example of its implementation.
Figures 5A to 5D show the manufacturing process. 11... Polysilicon upper electrode of capacitor 3, 10... Polysilicon gate, 7, 8, 9...
... Contact hole, 13 ... Drive electrode made of Al, 33, 40 ... Transparent substrate, 38, 41 ... Gate electrode, 36, 42 ... Gate insulating film, 34,
35,46...source/drain, 30,47...
... Channel, 25, 31, 48 ... Transparent conductive film, 45 ... Resist.
Claims (1)
板の一方の基板上にマトリクス状に配列された画
素電極、該画素電極に接続されてなる薄膜トラン
ジスタを有してなる液晶表示装置において、該ト
ランジスタのドレインに接続された画素電極の一
部よりなる第一電極と絶縁膜を介して設けられた
第二電極とで形成した電荷保持用コンデンサを有
し、該第二電極の面積は該画素電極の面積より小
さく、該電荷保持用コンデンサはゲートと電気的
に絶縁されていることを特徴とする液晶表示装
置。1. A liquid crystal display device comprising a liquid crystal sealed in a pair of glass substrates, pixel electrodes arranged in a matrix on one of the substrates, and a thin film transistor connected to the pixel electrode. It has a charge retention capacitor formed by a first electrode made of a part of the pixel electrode connected to the drain of the pixel electrode, and a second electrode provided through an insulating film, and the area of the second electrode is equal to the area of the pixel electrode. 1. A liquid crystal display device characterized in that the charge holding capacitor has an area smaller than the area of the capacitor and the charge holding capacitor is electrically insulated from the gate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (en) | 1981-07-31 | 1981-07-31 | liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (en) | 1981-07-31 | 1981-07-31 | liquid crystal display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202193A Division JP2668317B2 (en) | 1993-03-22 | 1993-03-22 | Active matrix panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821863A JPS5821863A (en) | 1983-02-08 |
| JPH0330308B2 true JPH0330308B2 (en) | 1991-04-26 |
Family
ID=14803199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121113A Granted JPS5821863A (en) | 1981-07-31 | 1981-07-31 | liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821863A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179723A (en) * | 1984-02-27 | 1985-09-13 | Sharp Corp | Liquid crystal projection device |
| USRE36725E (en) * | 1984-10-22 | 2000-06-06 | Seiko Epson Corporation | Projection-type display device |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| KR920006894A (en) * | 1990-09-27 | 1992-04-28 | 쓰지 하루오 | Active matrix display |
| EP0482737B1 (en) * | 1990-09-27 | 1995-08-09 | Sharp Kabushiki Kaisha | Active matrix display device |
| JP3173926B2 (en) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | Method of manufacturing thin-film insulated gate semiconductor device and semiconductor device thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051119B2 (en) * | 1978-02-08 | 1985-11-12 | シャープ株式会社 | Driving method of matrix type liquid crystal display device |
-
1981
- 1981-07-31 JP JP56121113A patent/JPS5821863A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5821863A (en) | 1983-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009074B1 (en) | Active matrix panel | |
| US5552615A (en) | Active matrix assembly with double layer metallization over drain contact region | |
| US5365079A (en) | Thin film transistor and display device including same | |
| JP2967126B2 (en) | Semiconductor integrated circuit device for flat light valve substrate | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| JPH0133833B2 (en) | ||
| US5337172A (en) | Liquid crystal matrix control employing doped semiconductor pixel electrode surrounded by undoped channel region | |
| JP2668317B2 (en) | Active matrix panel | |
| JPH0330308B2 (en) | ||
| JPH0451120A (en) | Liquid crystal display element array driven by thin-film electric field effect type transistor | |
| JPH0247865B2 (en) | ||
| JP2898509B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH0132661B2 (en) | ||
| JP2639980B2 (en) | Liquid crystal display | |
| JP2628072B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2568990B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPS644163B2 (en) | ||
| JPH0772821B2 (en) | Liquid crystal display manufacturing method | |
| GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device | |
| JPH06138492A (en) | Liquid crystal display | |
| JPH0722201B2 (en) | Liquid crystal display manufacturing method | |
| JPS60100470A (en) | MIS type thin film transistor |