JPH0330308B2 - - Google Patents
Info
- Publication number
- JPH0330308B2 JPH0330308B2 JP56121113A JP12111381A JPH0330308B2 JP H0330308 B2 JPH0330308 B2 JP H0330308B2 JP 56121113 A JP56121113 A JP 56121113A JP 12111381 A JP12111381 A JP 12111381A JP H0330308 B2 JPH0330308 B2 JP H0330308B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- gate
- liquid crystal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明はMIS（金属−絶縁物−半導体）トラン
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。
従来アクテイブマトリツクスを用いたデイスプ
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。
第１図は従来のアクテイブマトリツクスの１セ
ルを示している。アドレス線Ｘがトランジスタ２
のゲートに入力されており、トランジスタをON
させてデータ線Ｙの信号を保持用コンデンサ３に
電荷として蓄積させる。再びデータを書き込むま
で、このコンデンサ３により保持され、同時に液
晶４を駆動する。ここでVCは共通電極信号であ
る。液晶のリークは非常に少ないので、短時間の
電荷の保持には十分である。
ルを示している。アドレス線Ｘがトランジスタ２
のゲートに入力されており、トランジスタをON
させてデータ線Ｙの信号を保持用コンデンサ３に
電荷として蓄積させる。再びデータを書き込むま
で、このコンデンサ３により保持され、同時に液
晶４を駆動する。ここでVCは共通電極信号であ
る。液晶のリークは非常に少ないので、短時間の
電荷の保持には十分である。
ここのトランジスタとコンデンサ１の製造は通
常のICのプロセスと全く同じである。
常のICのプロセスと全く同じである。
第２図は第１図のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエ
ハ上にトランジスタ１０とコンデンサ１１が構成
される。アドレス線Ｘとコンデンサの上電極１１
は多結晶シリコン（ポリシリコン）で、又データ
線Ｙと液晶駆動電極１３はAlでできており、コ
ンタクトホール７，８，９により、基板とAl、
ポリシリコンとAlが夫々接続される。
スにより作成した例である。単結晶シリコンウエ
ハ上にトランジスタ１０とコンデンサ１１が構成
される。アドレス線Ｘとコンデンサの上電極１１
は多結晶シリコン（ポリシリコン）で、又データ
線Ｙと液晶駆動電極１３はAlでできており、コ
ンタクトホール７，８，９により、基板とAl、
ポリシリコンとAlが夫々接続される。
この種の通常のICプロセスに従つたマトリツ
クス基板は次の大きな欠点をもつ。
クス基板は次の大きな欠点をもつ。
１つはマトリツクス基板の製造プロセスがIC
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部は、単結晶中の結晶欠陥にかなり左右され通
常のセルではこのリーク電流を100PA以下にしな
ければならず、この構造で数万個のセル全てのリ
ークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ３に蓄積された電荷を放
電し、コントラストを低下させる。
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部は、単結晶中の結晶欠陥にかなり左右され通
常のセルではこのリーク電流を100PA以下にしな
ければならず、この構造で数万個のセル全てのリ
ークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ３に蓄積された電荷を放
電し、コントラストを低下させる。
２つにはAl電極のすきまからシリコン基板に
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してまい
コントラストが低下する。
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してまい
コントラストが低下する。
本発明の目的はこの欠点を改善する方式を提供
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。
第３図は本発明に用いるマトリツクスセルを示
すものであり、第１図の従来との差は、容量１８
のGND配線を新たに設けることであり、基本的
なデータの書込、保持は同じである。この場合の
GND電位は一定のバイアス電圧を意味しバイア
スレベル、又は信号レベルは問わない。さらに、
電荷保持用コンデンサの対極はゲート線から電気
的に絶縁されているために、ゲート線の電圧状態
によつて、コンデンサに保持された電荷が不都合
な影響を受けることがない。よつて動作電圧の正
確な制御が容易で、ゲート線の電圧状態に関わり
なく常に安定した表示をすることができる。
すものであり、第１図の従来との差は、容量１８
のGND配線を新たに設けることであり、基本的
なデータの書込、保持は同じである。この場合の
GND電位は一定のバイアス電圧を意味しバイア
スレベル、又は信号レベルは問わない。さらに、
電荷保持用コンデンサの対極はゲート線から電気
的に絶縁されているために、ゲート線の電圧状態
によつて、コンデンサに保持された電荷が不都合
な影響を受けることがない。よつて動作電圧の正
確な制御が容易で、ゲート線の電圧状態に関わり
なく常に安定した表示をすることができる。
又表示データの入力をデータ線Ｙがサンプルー
ホールドする容量として、データ線ＹとGNDラ
インの間の容量２１、又はアドレス線Ｘとの間の
容量２２を利用する。
ホールドする容量として、データ線ＹとGNDラ
インの間の容量２１、又はアドレス線Ｘとの間の
容量２２を利用する。
第４図Ａのセルの平面図、ＢのＡ−Ｂでの断面
図をもとにセルの構造例の示す。透明基板３３上
にトランジスタのソース・ドレイン・チヤネルを
形成するシリコン薄膜２８とトランジスタのゲー
トとなるゲート線をなすシリコン薄膜等、もしく
はそれと同時の配線層２６とGNDライン２７、
更に透明低抵抗材料、例えばBnO2の如くのネサ
膜、厚さ数100〓以下の金属等よりなるデータ線
２５と液晶駆動電極３１が形成されている。又
GNDライン２７と液晶駆動電極の重なつた部分
が電荷保持用コンデンサ（第３図−１８）とな
る。トランジスタのソース・ドレイン３４，３５
にはN+拡散（ＰチヤネルならP+）がなされゲー
ト電極３８に下にはチヤネル３０がゲート絶縁膜
３６を介して存在する。
図をもとにセルの構造例の示す。透明基板３３上
にトランジスタのソース・ドレイン・チヤネルを
形成するシリコン薄膜２８とトランジスタのゲー
トとなるゲート線をなすシリコン薄膜等、もしく
はそれと同時の配線層２６とGNDライン２７、
更に透明低抵抗材料、例えばBnO2の如くのネサ
膜、厚さ数100〓以下の金属等よりなるデータ線
２５と液晶駆動電極３１が形成されている。又
GNDライン２７と液晶駆動電極の重なつた部分
が電荷保持用コンデンサ（第３図−１８）とな
る。トランジスタのソース・ドレイン３４，３５
にはN+拡散（ＰチヤネルならP+）がなされゲー
ト電極３８に下にはチヤネル３０がゲート絶縁膜
３６を介して存在する。
第５図に、第４図に示すアクテイブ・マトリツ
クス基板の製造プロセスを示す。透明基板４０上
に、ゲートとなる電極材料として、コンデンサの
面積を大きくとれるようにネサ膜やIn2O3、又は
非常に薄い金属膜等の透明導電膜を形成しパター
ニングの後ゲート電極４１を作る。次にゲート電
極上にゲート絶縁膜４２を形成する。ゲート絶縁
膜形成法は、ゲート電極の酸化物、例えば陽極酸
化法、熱酸化法、プラズマ酸化法等によるか、又
はCVD法等によりSiO2、Al2O3等の酸化物、
Si3N4等の窒化物である。（第５図の例はゲート
電極の酸化方式である。）これらの絶縁物は透明
である。
クス基板の製造プロセスを示す。透明基板４０上
に、ゲートとなる電極材料として、コンデンサの
面積を大きくとれるようにネサ膜やIn2O3、又は
非常に薄い金属膜等の透明導電膜を形成しパター
ニングの後ゲート電極４１を作る。次にゲート電
極上にゲート絶縁膜４２を形成する。ゲート絶縁
膜形成法は、ゲート電極の酸化物、例えば陽極酸
化法、熱酸化法、プラズマ酸化法等によるか、又
はCVD法等によりSiO2、Al2O3等の酸化物、
Si3N4等の窒化物である。（第５図の例はゲート
電極の酸化方式である。）これらの絶縁物は透明
である。
次にトランジスタのチヤネルを形成するシリコ
ン薄膜をデポジシヨンしてパターニングしてソー
ス・ドレイン・チヤネルを構成するシリコン層４
３を形成する。（第５図イ）この状態でネガレジ
スト４４を上面に塗布し、チヤネル部を除いてソ
ース・ドレイン部に不純物をドープするマスク部
４５を形成するようにパターニングする。（第５
図ハ） このレジスト４５をマスクとして不純物イオン
を打込むと、ソース・ドレイン部４６にはイオン
が打込まれて低抵抗層となり、レジスト４５の下
部にはイオン打込まれず、チヤネル層４７として
残る。（第５図ハ）次に透明導電膜をデポジシヨ
ンしてパターニングし、データ線４８と駆動電極
４９を形成し、トランジスタのソース・ドレイン
４６とは、絶縁膜、更には絶縁部に対するコンタ
クタ・ホールを開けることなしにコンタクトをと
る。
ン薄膜をデポジシヨンしてパターニングしてソー
ス・ドレイン・チヤネルを構成するシリコン層４
３を形成する。（第５図イ）この状態でネガレジ
スト４４を上面に塗布し、チヤネル部を除いてソ
ース・ドレイン部に不純物をドープするマスク部
４５を形成するようにパターニングする。（第５
図ハ） このレジスト４５をマスクとして不純物イオン
を打込むと、ソース・ドレイン部４６にはイオン
が打込まれて低抵抗層となり、レジスト４５の下
部にはイオン打込まれず、チヤネル層４７として
残る。（第５図ハ）次に透明導電膜をデポジシヨ
ンしてパターニングし、データ線４８と駆動電極
４９を形成し、トランジスタのソース・ドレイン
４６とは、絶縁膜、更には絶縁部に対するコンタ
クタ・ホールを開けることなしにコンタクトをと
る。
又、コンデンサはゲート電極４１と透明導電膜
による駆動電極４９との間にゲート絶縁膜４２と
同じ材料をサンドイツチして形成できる。
による駆動電極４９との間にゲート絶縁膜４２と
同じ材料をサンドイツチして形成できる。
この方式の利点は透明なコンデンサを形成する
にもかかわらず、工程が簡単なことにある。
にもかかわらず、工程が簡単なことにある。
第４図においてデータ線２５とゲート線２６の
交点は互いに絶縁する必要があるが、本発明の如
くゲート電極を下に、チヤネルを上にする逆転
MOSトランジスタにすると、特別な絶縁膜を用
いなくても、ゲート絶縁物と同じ材料により自然
に絶縁されるので、従来の如く絶縁のためのみに
用いていた絶縁膜をつける工程及びその絶縁膜に
コンタクトホールを開ける工程は不要となる。し
かも、特別な絶縁膜により、透明なコンデンサに
おける光の透過率が低下してしまうという欠点も
防止できる。
交点は互いに絶縁する必要があるが、本発明の如
くゲート電極を下に、チヤネルを上にする逆転
MOSトランジスタにすると、特別な絶縁膜を用
いなくても、ゲート絶縁物と同じ材料により自然
に絶縁されるので、従来の如く絶縁のためのみに
用いていた絶縁膜をつける工程及びその絶縁膜に
コンタクトホールを開ける工程は不要となる。し
かも、特別な絶縁膜により、透明なコンデンサに
おける光の透過率が低下してしまうという欠点も
防止できる。
本発明の他の利点として、コンデンサはゲート
電極と同じ材料の透明導電性膜と、液晶駆動電極
となる透明導電性膜を電極とし、ゲート絶縁膜を
誘電体膜として作られるので、コンデンサ形成の
ために余分な工程は一切必要としない。
電極と同じ材料の透明導電性膜と、液晶駆動電極
となる透明導電性膜を電極とし、ゲート絶縁膜を
誘電体膜として作られるので、コンデンサ形成の
ために余分な工程は一切必要としない。
本発明は以上述べた如く基板上にシリコントラ
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。
電荷保持用コンデンサの対極がゲート線から電
気的に絶縁されているために、ゲート線の電圧状
態によつて、コンデンサに保持された電荷が影響
を受けることがない。よつて動作電圧の正確な制
御が容易で、ゲート線の電圧状態に関わりなく常
に安定した表示をすることができる。
気的に絶縁されているために、ゲート線の電圧状
態によつて、コンデンサに保持された電荷が影響
を受けることがない。よつて動作電圧の正確な制
御が容易で、ゲート線の電圧状態に関わりなく常
に安定した表示をすることができる。
さらに、本発明は、特公平２−10955号公報の
如くコンデンサの対向電極が画素電極全体を占め
ているものと異なり、コンデンサの対向電極の面
積を画素電極の面積よりも小さくしてあるため、
透過型表示装置として用いる場合、コンデンサの
対向電極として透明導電膜だけでなく、不透明導
電膜を使用することができる。不透明導電膜の使
用が可能であることの利点は以下に示す。
如くコンデンサの対向電極が画素電極全体を占め
ているものと異なり、コンデンサの対向電極の面
積を画素電極の面積よりも小さくしてあるため、
透過型表示装置として用いる場合、コンデンサの
対向電極として透明導電膜だけでなく、不透明導
電膜を使用することができる。不透明導電膜の使
用が可能であることの利点は以下に示す。
(a) 透明導電膜に比べて不透明導電膜は低抵抗で
あるため時定数が小さく、大画面化、大容量化
において有利である。
あるため時定数が小さく、大画面化、大容量化
において有利である。
(b) プロセスにおいて、透明導電膜では特殊なエ
ツチング液が必要であり、導電膜以外の部分を
腐食することがあるため、ゲートとコンデンサ
の対向電極の材質を同一にしなければならな
い。これに対し不透明導電膜の場合、特殊なエ
ツジング液は不必要なので腐食が起こり難く、
必ずしもゲートとコンデンサの対向電極の材質
を同一にする必要はない。
ツチング液が必要であり、導電膜以外の部分を
腐食することがあるため、ゲートとコンデンサ
の対向電極の材質を同一にしなければならな
い。これに対し不透明導電膜の場合、特殊なエ
ツジング液は不必要なので腐食が起こり難く、
必ずしもゲートとコンデンサの対向電極の材質
を同一にする必要はない。
(c) 透明導電膜においては膜作製温度を高温にす
ると低抵抗の透明導電膜が得られるが、薄膜ト
ランジスタ部分がダメージを受けてしまう。一
方、不透明導電膜では低温でも素子にダメージ
を与えずに低抵抗の導電膜が得られ、さらに使
用可能は材料、製造方法の種類が多い。
ると低抵抗の透明導電膜が得られるが、薄膜ト
ランジスタ部分がダメージを受けてしまう。一
方、不透明導電膜では低温でも素子にダメージ
を与えずに低抵抗の導電膜が得られ、さらに使
用可能は材料、製造方法の種類が多い。
製造プロセスが簡単で、従来のバルクシリコン
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では４回でよく、工程コス
トが安いと共に、バルクシリコンと異なりＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では４回でよく、工程コス
トが安いと共に、バルクシリコンと異なりＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
又、上方から入射した光は90％以上通過し、又
シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は１万ルツクスの下でも1.0PA以下となり、光
の入射による表示像の消滅は防ぐことができた。
シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は１万ルツクスの下でも1.0PA以下となり、光
の入射による表示像の消滅は防ぐことができた。
更に透明基板に透明液晶駆動を用いると、最も
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
コントラストの高いFEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
同時に基板にガラスやそれに準ずる材料を用い
るとパネルの組立が容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
るとパネルの組立が容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
上述の如く本発明は、一対のガラス基板内に液
晶が封入され、該基板の一方の基板上にマトリク
ス状に配列された画素電極、該画素電極に接続さ
れてなる薄膜トランジスタを有してなる液晶表示
装置において、該ガラス基板上にゲート電極、該
ゲート電極上にゲート絶縁膜、該ゲート絶縁膜上
に半導体薄膜、該半導体薄膜に設けられたソー
ス・ドレイン・チヤンネル領域、該半導体薄膜に
接続された透明画素電極、該透明画素電極とガラ
ス基板との間に絶縁膜を介して設けられた容量形
成用電極を有してなるようにしたから、外部光な
どの強い光が入射されたとしても誤動作を生じる
ことのないトランジスタを有する透明型表示を実
現することができる。
晶が封入され、該基板の一方の基板上にマトリク
ス状に配列された画素電極、該画素電極に接続さ
れてなる薄膜トランジスタを有してなる液晶表示
装置において、該ガラス基板上にゲート電極、該
ゲート電極上にゲート絶縁膜、該ゲート絶縁膜上
に半導体薄膜、該半導体薄膜に設けられたソー
ス・ドレイン・チヤンネル領域、該半導体薄膜に
接続された透明画素電極、該透明画素電極とガラ
ス基板との間に絶縁膜を介して設けられた容量形
成用電極を有してなるようにしたから、外部光な
どの強い光が入射されたとしても誤動作を生じる
ことのないトランジスタを有する透明型表示を実
現することができる。
第１図は従来のアクテイブマトリツクスに用い
たセルの回路図で、第２図はバルクシリコンを用
いたセルの平面図、第３図は本発明のセル図で、
第４図Ａ，Ｂはその実現例の平面図と断面図で、
第５図イ〜ニはその製造プロセスである。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、３３，４０……透明基板、３８，４１……ゲ
ート電極、３６，４２……ゲート絶縁膜、３４，
３５，４６……ソース・ドレイン、３０，４７…
…チヤネル、２５，３１，４８……透明導電性
膜、４５……レジスト。
たセルの回路図で、第２図はバルクシリコンを用
いたセルの平面図、第３図は本発明のセル図で、
第４図Ａ，Ｂはその実現例の平面図と断面図で、
第５図イ〜ニはその製造プロセスである。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、３３，４０……透明基板、３８，４１……ゲ
ート電極、３６，４２……ゲート絶縁膜、３４，
３５，４６……ソース・ドレイン、３０，４７…
…チヤネル、２５，３１，４８……透明導電性
膜、４５……レジスト。
Claims (1)
- １ 一対のガラス基板内に液晶が封入され、該基
板の一方の基板上にマトリクス状に配列された画
素電極、該画素電極に接続されてなる薄膜トラン
ジスタを有してなる液晶表示装置において、該ト
ランジスタのドレインに接続された画素電極の一
部よりなる第一電極と絶縁膜を介して設けられた
第二電極とで形成した電荷保持用コンデンサを有
し、該第二電極の面積は該画素電極の面積より小
さく、該電荷保持用コンデンサはゲートと電気的
に絶縁されていることを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121113A JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202193A Division JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821863A JPS5821863A (ja) | 1983-02-08 |
| JPH0330308B2 true JPH0330308B2 (ja) | 1991-04-26 |
Family
ID=14803199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121113A Granted JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821863A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179723A (ja) * | 1984-02-27 | 1985-09-13 | Sharp Corp | 液晶プロジエクシヨン装置 |
| USRE36725E (en) * | 1984-10-22 | 2000-06-06 | Seiko Epson Corporation | Projection-type display device |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| DE69111968T2 (de) * | 1990-09-27 | 1996-02-22 | Sharp Kk | Anzeigeeinrichtung mit aktiver Matrix. |
| KR920006894A (ko) * | 1990-09-27 | 1992-04-28 | 쓰지 하루오 | 액티브 매트릭스 표시장치 |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051119B2 (ja) * | 1978-02-08 | 1985-11-12 | シャープ株式会社 | マトリックス型液晶表示装置の駆動方法 |
-
1981
- 1981-07-31 JP JP56121113A patent/JPS5821863A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5821863A (ja) | 1983-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US5552615A (en) | Active matrix assembly with double layer metallization over drain contact region | |
| US5365079A (en) | Thin film transistor and display device including same | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
| GB2081018A (en) | Active Matrix Assembly for Display Device | |
| JPH0133833B2 (ja) | ||
| US5337172A (en) | Liquid crystal matrix control employing doped semiconductor pixel electrode surrounded by undoped channel region | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH0330308B2 (ja) | ||
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| JPH0247865B2 (ja) | ||
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH0132661B2 (ja) | ||
| JP2639980B2 (ja) | 液晶表示装置 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPS644163B2 (ja) | ||
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device | |
| JPH06138492A (ja) | 液晶表示装置 | |
| JPH0722201B2 (ja) | 液晶表示装置の製造方法 | |
| JPS60100470A (ja) | Ｍｉｓ型薄膜トランジスタ |