JPH0330519A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0330519A JPH0330519A JP1163784A JP16378489A JPH0330519A JP H0330519 A JPH0330519 A JP H0330519A JP 1163784 A JP1163784 A JP 1163784A JP 16378489 A JP16378489 A JP 16378489A JP H0330519 A JPH0330519 A JP H0330519A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- phase comparator
- control circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は周波数シンセサイザに関する。
（従来の技術）
第３図に従来の周波数シンセサイザのブロック図を示す
。
。
第３図において基準信号発振器１は基準信号を発生し、
位相比較器２は前記基準信号と後述する分周器５の出力
信号の位相差を検出する。ループフィルタ３は位相比較
器２の出力信号の低周波成分を通過させ、この低周波成
分のレベルに応じて電圧制御発振器４が所定の周波数で
発振する。そしてこの発振出力が周波数シンセサイザの
出力であり、出力端子８から出力される。分周器５は電
圧制御発振器４の出力信号を所定の分周比で分周して位
相比較器２に加える。また、制御回路７は分周器５の分
周比の設定及び電源制御回路６の制御を行なう。電源制
御回路６は前記制御回路７のＰｒＩＪＩＩｌによりオン
あるいはオフされ、基準信号発振器１、位相比較器２、
分周器５のそれぞれに、電源９を介して電力を供給する
か否かの制御を行なう。電源９は電源制御回路６、制御
回路７、電圧制御発振器４のそれぞれに電力を供給する
。
位相比較器２は前記基準信号と後述する分周器５の出力
信号の位相差を検出する。ループフィルタ３は位相比較
器２の出力信号の低周波成分を通過させ、この低周波成
分のレベルに応じて電圧制御発振器４が所定の周波数で
発振する。そしてこの発振出力が周波数シンセサイザの
出力であり、出力端子８から出力される。分周器５は電
圧制御発振器４の出力信号を所定の分周比で分周して位
相比較器２に加える。また、制御回路７は分周器５の分
周比の設定及び電源制御回路６の制御を行なう。電源制
御回路６は前記制御回路７のＰｒＩＪＩＩｌによりオン
あるいはオフされ、基準信号発振器１、位相比較器２、
分周器５のそれぞれに、電源９を介して電力を供給する
か否かの制御を行なう。電源９は電源制御回路６、制御
回路７、電圧制御発振器４のそれぞれに電力を供給する
。
第４図にループフィルタ３の回覧図を示す。ループフィ
ルタ３は抵抗１０．１１、コンデンサ１２を備えて構成
されている。前記位相比較器２において位相差が発生す
ると、位相比較器２は位相差の遅れ、進みに応じて電荷
の注入除去を行ない、前記第４図に示すループフィルタ
３のコンデンサ１２の両端に生じる電位差を加減する。
ルタ３は抵抗１０．１１、コンデンサ１２を備えて構成
されている。前記位相比較器２において位相差が発生す
ると、位相比較器２は位相差の遅れ、進みに応じて電荷
の注入除去を行ない、前記第４図に示すループフィルタ
３のコンデンサ１２の両端に生じる電位差を加減する。
そして位相比較器２により検出される位相差が零に収束
した、いわゆるロック状態においては位相比較器２の出
力は高インピーダンス状態すなわち接続されていないの
と同様になる。この場合航記コンデンサ１２の両端に生
じる電位差が固定された状態になっておりこの電位差が
電圧制御発振器４に加わり出力端子８から所定の周波数
の信号が出力される。そして、ｆｆ１ｌｊ＠回路７は前
記電位差が変化しない移動時間だけ電源制御回路６をオ
フして基１’ｌ！信号発振器１、位相比較器２、分周器
５に対する電力供給を停止し、これらの動作を停止して
間欠動作を行なう。
した、いわゆるロック状態においては位相比較器２の出
力は高インピーダンス状態すなわち接続されていないの
と同様になる。この場合航記コンデンサ１２の両端に生
じる電位差が固定された状態になっておりこの電位差が
電圧制御発振器４に加わり出力端子８から所定の周波数
の信号が出力される。そして、ｆｆ１ｌｊ＠回路７は前
記電位差が変化しない移動時間だけ電源制御回路６をオ
フして基１’ｌ！信号発振器１、位相比較器２、分周器
５に対する電力供給を停止し、これらの動作を停止して
間欠動作を行なう。
上述のように、周波数シンセサイザはいわゆる間欠Ｐ
Ｌ Ｌ （Ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏｐ ）
！ＪＪ作を行なっても電圧制御発振器４の出力周波数は
所定の周波数のまま変動しない。なお、実際のコンデン
サ１２には、リーク電流があるためコンデンサの両端の
電位差は減少することになるが、コンデンサ１２の両端
の電位差変化に対して電圧制御ｉｌｌ光振器の発振周波
数の変化の割合を小さくしているので出力周波数の変動
は抑えられている。
Ｌ Ｌ （Ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏｐ ）
！ＪＪ作を行なっても電圧制御発振器４の出力周波数は
所定の周波数のまま変動しない。なお、実際のコンデン
サ１２には、リーク電流があるためコンデンサの両端の
電位差は減少することになるが、コンデンサ１２の両端
の電位差変化に対して電圧制御ｉｌｌ光振器の発振周波
数の変化の割合を小さくしているので出力周波数の変動
は抑えられている。
しかしながら、従来の周波数シンセサイザでは電圧制御
発ｉ器４の温度が変化した場合には、コンデンサ１２の
両端の電位差が変化しなくても電圧制御発振器４の温度
特性によって出力周波数の変動が生じる。このため前述
の間欠Ｐ Ｌ Ｌ ！Ｉ］作を行ない、電源制御回路６
のオフにより基準信号発振器１、位相比較器２、分周器
５の電源を断どすると周波数シンセサイザの出力周波数
が変イヒしてしまうという問題が生じていた。
発ｉ器４の温度が変化した場合には、コンデンサ１２の
両端の電位差が変化しなくても電圧制御発振器４の温度
特性によって出力周波数の変動が生じる。このため前述
の間欠Ｐ Ｌ Ｌ ！Ｉ］作を行ない、電源制御回路６
のオフにより基準信号発振器１、位相比較器２、分周器
５の電源を断どすると周波数シンセサイザの出力周波数
が変イヒしてしまうという問題が生じていた。
（発明が解決しようとする課題）
上述の如く、従来の周波数シンセサイザでは電圧制御発
振器の温度変化がある場合、間欠Ｐし１１７１作を行な
うと、その出力周波数が変化してしまうという問題点が
あった。
振器の温度変化がある場合、間欠Ｐし１１７１作を行な
うと、その出力周波数が変化してしまうという問題点が
あった。
そこで本発明は、この問題点に鑑みてなされたもので、
電圧制御発振器の温度変化がある場合でも、間欠ＰＬＬ
動作を行ない安定した出力周波数を発生することができ
る周波数シンセサイザを提供することを目的とする。
電圧制御発振器の温度変化がある場合でも、間欠ＰＬＬ
動作を行ない安定した出力周波数を発生することができ
る周波数シンセサイザを提供することを目的とする。
（発明の構成〕
（課題を解決するための手段）
基準信号を発生する基準信号発振器と、前記基準信号と
分周器の出力信号の位相差を検出する位相比較器と、前
記位相比較器の出力信号の低周波成分を通過させるルー
プフィルタと、前記ループフィルタの出力電圧を入力し
て所定の周波数で′Ｒ振する電圧制御発振器、前記電圧
制御ｉｔ発振器の出力信号を所定の分周比で分周して前
記位相比較器に入力する分周器とを備え、前記基準＠号
発振器と、前記位相比較器と、前記分周器とを間欠的に
動作させる周波数シンセサイザにおいて、前記電圧制御
発振器の温度変化を検出し、前記温度変化が所定の変化
より大きい場合は前記基準信号発振器と、前記位相比較
器と、前記分周器との間欠動作を停止して連続動作させ
ることを特徴とする。
分周器の出力信号の位相差を検出する位相比較器と、前
記位相比較器の出力信号の低周波成分を通過させるルー
プフィルタと、前記ループフィルタの出力電圧を入力し
て所定の周波数で′Ｒ振する電圧制御発振器、前記電圧
制御ｉｔ発振器の出力信号を所定の分周比で分周して前
記位相比較器に入力する分周器とを備え、前記基準＠号
発振器と、前記位相比較器と、前記分周器とを間欠的に
動作させる周波数シンセサイザにおいて、前記電圧制御
発振器の温度変化を検出し、前記温度変化が所定の変化
より大きい場合は前記基準信号発振器と、前記位相比較
器と、前記分周器との間欠動作を停止して連続動作させ
ることを特徴とする。
（作用）
電圧制御発振器の温度変化を検出し、前記温度変化が所
定の変化より大きい場合には間欠動作を停止して基準信
号発振器と位相比較器と分周器とを連続動作させる。
定の変化より大きい場合には間欠動作を停止して基準信
号発振器と位相比較器と分周器とを連続動作させる。
（実施例）
以下、添付図面を参照して本発明の実施例を詳細に説明
する。
する。
第１図に本発明の周波数シンセサイザの一実施例のブロ
ック図を示す。なお第１図に示すブロック図は前記第３
図に示したブロック図において、電圧制御発振器４の温
度を検出する温度検出回路１３を付加し、電源制御回路
６を、周波数シンセサイザの間欠動作を行なう電源制御
部２０−１と周波数シンセサイザの発振あるいは発振停
止を行なう電源制御部２０−２とを備えた電源制御回路
２０に変更し、制御回路７を、この制御回路７のは能に
温度検出回路１３の出力に応じて電源制御回路２０を制
御ｌする制御回路１９に変更したものである。また、第
１図において第３図に示したものと同様の機能を有する
ものには同様の番号を付し、その詳［ｌ説明を省略する
。
ック図を示す。なお第１図に示すブロック図は前記第３
図に示したブロック図において、電圧制御発振器４の温
度を検出する温度検出回路１３を付加し、電源制御回路
６を、周波数シンセサイザの間欠動作を行なう電源制御
部２０−１と周波数シンセサイザの発振あるいは発振停
止を行なう電源制御部２０−２とを備えた電源制御回路
２０に変更し、制御回路７を、この制御回路７のは能に
温度検出回路１３の出力に応じて電源制御回路２０を制
御ｌする制御回路１９に変更したものである。また、第
１図において第３図に示したものと同様の機能を有する
ものには同様の番号を付し、その詳［ｌ説明を省略する
。
第１図において基準信号発振器１は基準信号を発生し、
位相比較器２は前記基型信号と後述する分周器５の出力
信号の位相差を検出する。ループフィルタ３は位相比較
器２の出力信号の低周波成分を通過させ、この低周波成
分のレベルに応じて電圧制御発振器４が所定の周波数で
発振する。そしてこの発振出力が周波数シンセサイザの
出力であり、出力端子８から出力される。分周器５は電
圧制御発振器４の出力信号を所定の分周比で分周して位
相比較器２に加える。また、制御部路１９は分周器５の
分周比の設定及び電源制御回路２０の制御を行なう。電
源制御回路２０は電源制御部２０−１と電源制御部２０
〜２とからなり、制御回路１９の制御により、電源制皿
部２０−１は基準信号発振器１、位相比較器２、分周器
５のそれぞれに電源９を介して電力を供給するか否かの
動作を行なう。電源制御部２０−２は電圧制御発振器４
及び電源制御部２０−１に電源９を介して電力を供給す
るか否かの動作を行なう。電源９は温度検出回路、電源
制御回路２０、制御回路１９、電圧制御発振器４のそれ
ぞれに電力を供給する。
位相比較器２は前記基型信号と後述する分周器５の出力
信号の位相差を検出する。ループフィルタ３は位相比較
器２の出力信号の低周波成分を通過させ、この低周波成
分のレベルに応じて電圧制御発振器４が所定の周波数で
発振する。そしてこの発振出力が周波数シンセサイザの
出力であり、出力端子８から出力される。分周器５は電
圧制御発振器４の出力信号を所定の分周比で分周して位
相比較器２に加える。また、制御部路１９は分周器５の
分周比の設定及び電源制御回路２０の制御を行なう。電
源制御回路２０は電源制御部２０−１と電源制御部２０
〜２とからなり、制御回路１９の制御により、電源制皿
部２０−１は基準信号発振器１、位相比較器２、分周器
５のそれぞれに電源９を介して電力を供給するか否かの
動作を行なう。電源制御部２０−２は電圧制御発振器４
及び電源制御部２０−１に電源９を介して電力を供給す
るか否かの動作を行なう。電源９は温度検出回路、電源
制御回路２０、制御回路１９、電圧制御発振器４のそれ
ぞれに電力を供給する。
また、温度検出回路１３は電圧制御発振器４の温度変化
による検出出力を制御回路１９に入力する。
による検出出力を制御回路１９に入力する。
第２図に温度検出回路１３の回路図を示す。第２図にお
いて、サーミスタ１７の抵抗値が温度で変化すると、電
源９の電圧を抵抗１６とυ−ミスタ１７で分圧する点ａ
の電位が変化する。この変化をＡ／Ｄコンバータ１４で
アナログデジタル変換し出力１８を取り出すことで温度
検出ができる。
いて、サーミスタ１７の抵抗値が温度で変化すると、電
源９の電圧を抵抗１６とυ−ミスタ１７で分圧する点ａ
の電位が変化する。この変化をＡ／Ｄコンバータ１４で
アナログデジタル変換し出力１８を取り出すことで温度
検出ができる。
またこの出力１８は制御回路１９に入力されるようにな
っている。
っている。
前述の第１図、第２図に基づいて以下本発明の周波数シ
ンセサイザの動作を詳細に説明する。
ンセサイザの動作を詳細に説明する。
電源９がオンされると、制御回路１９の動作により電源
制御回路２０の電源制聞部２０−１゜２０−２がオンに
され、同時に分周器５の分周比が設定される。次に制御
回路１９は温度検出回路１３から電圧制御発振器４の温
度変化による検出出力を入力する。この時点で基準信号
発振器１、位相比較器２、ループフィルタ３、電圧制御
発振器４、分周器５はすべて動作しており、これらのル
ープによりロック状態となる。ロック状態になると制御
部′ｔＢ１９は電源制御Ｉ都２０−１の出力をオフにし
、これにより基準信号発振器１、位相比較器２、分周器
５の動作が停止する。そしてこの時電圧制御発振器４は
、前記第４図に示すループフィルタ３のコンデンサ１２
に生じる電圧を電圧制御発振器４に入力してＴ１時間発
振を持続して、間欠Ｐ Ｌ Ｌ （Ｐｈａｓｅ Ｉｏｃ
ｈｅｄ １ｏｏｐ ）動作を行なう。
制御回路２０の電源制聞部２０−１゜２０−２がオンに
され、同時に分周器５の分周比が設定される。次に制御
回路１９は温度検出回路１３から電圧制御発振器４の温
度変化による検出出力を入力する。この時点で基準信号
発振器１、位相比較器２、ループフィルタ３、電圧制御
発振器４、分周器５はすべて動作しており、これらのル
ープによりロック状態となる。ロック状態になると制御
部′ｔＢ１９は電源制御Ｉ都２０−１の出力をオフにし
、これにより基準信号発振器１、位相比較器２、分周器
５の動作が停止する。そしてこの時電圧制御発振器４は
、前記第４図に示すループフィルタ３のコンデンサ１２
に生じる電圧を電圧制御発振器４に入力してＴ１時間発
振を持続して、間欠Ｐ Ｌ Ｌ （Ｐｈａｓｅ Ｉｏｃ
ｈｅｄ １ｏｏｐ ）動作を行なう。
この後電圧制御発振器４が発振を所定の１２時間持続し
た後に、制御回路１９は電源制御部２０−２をオフとし
て周波数シンセサイザの発振を停止させる。この停止し
てから所定の１３時間経過後、制御回路１９は再び温度
検出回路１３から、電圧制御発振器４の温度変化に係る
検出出力を入力する。そして、先に制御回路１９に入力
された温度検出回路１３の検出出力と、新たに入力され
た検出出力とが同じであるか、またはこれらの検出出力
の変動が少なく、予め定められた温度差の範囲内である
と制−回路１９が判断した場合には、制御回路１９は電
源制御部２０−１をオフせず、周波数シンセサイザは前
述した間欠ＰＬＬ！ｊＪ作を行なうことを繰り返す。ま
た、先に入力した温度検出回路１３の検出出力と新たに
入力した検出出力とが予め定められた温度差の範囲を超
えていると制御部路１９が判断した場合には、制御部路
１９は電源制御１部２０−１をオフして間欠動作を停止
して、基準信号発振器１と位相比較器２と分周器５とを
連続動作させ（Ｔ１ ＋Ｔ２ ）時間、ロック状態で周
波数シンセサイザを動作させる。この後再び、上述した
同様の動作が繰り返され、温度差が予め定められた範囲
内に収束してくると、制ｔｉ１１回路１９の動きにより
間欠ＰＬＬ動作を行なう。
た後に、制御回路１９は電源制御部２０−２をオフとし
て周波数シンセサイザの発振を停止させる。この停止し
てから所定の１３時間経過後、制御回路１９は再び温度
検出回路１３から、電圧制御発振器４の温度変化に係る
検出出力を入力する。そして、先に制御回路１９に入力
された温度検出回路１３の検出出力と、新たに入力され
た検出出力とが同じであるか、またはこれらの検出出力
の変動が少なく、予め定められた温度差の範囲内である
と制−回路１９が判断した場合には、制御回路１９は電
源制御部２０−１をオフせず、周波数シンセサイザは前
述した間欠ＰＬＬ！ｊＪ作を行なうことを繰り返す。ま
た、先に入力した温度検出回路１３の検出出力と新たに
入力した検出出力とが予め定められた温度差の範囲を超
えていると制御部路１９が判断した場合には、制御部路
１９は電源制御１部２０−１をオフして間欠動作を停止
して、基準信号発振器１と位相比較器２と分周器５とを
連続動作させ（Ｔ１ ＋Ｔ２ ）時間、ロック状態で周
波数シンセサイザを動作させる。この後再び、上述した
同様の動作が繰り返され、温度差が予め定められた範囲
内に収束してくると、制ｔｉ１１回路１９の動きにより
間欠ＰＬＬ動作を行なう。
以上説明したように電圧制御発振器４の温度変化を検出
し、この検出出力に基づいて間欠ＰＬＬ初作の実行、停
止を行なうようにしているので、前記湿度変化の影響を
受けそうな場合にはロック状態のままで周波数シンセサ
イザを動作させることができる。このため常に安定した
出力周波数を得ることができる。
し、この検出出力に基づいて間欠ＰＬＬ初作の実行、停
止を行なうようにしているので、前記湿度変化の影響を
受けそうな場合にはロック状態のままで周波数シンセサ
イザを動作させることができる。このため常に安定した
出力周波数を得ることができる。
なお本発明の周波数シンセサイザは、温度が変化する場
合にも常に安定した出力周波数が得られるので、例えば
携帯用前ａ装置等にも利用できる。
合にも常に安定した出力周波数が得られるので、例えば
携帯用前ａ装置等にも利用できる。
以上説明したように本発明の周波数シンセサイザによれ
ば、電圧側′ａ発振器の温度変化を検出し、前記温度変
化が所定の変化より大きい場合には間欠動作を行なわな
い。このため、常に安定した出力周波数を発生できる。
ば、電圧側′ａ発振器の温度変化を検出し、前記温度変
化が所定の変化より大きい場合には間欠動作を行なわな
い。このため、常に安定した出力周波数を発生できる。
第１図は本発明の周波数シンセサイザの一実施例のブロ
ック図、第２図は本発明に係る温度検出回路の回路図、
第３図は従来の周波数シンセサイザのブロック図、第４
図はループフィルタの回路図である。 １・・・基準信号発振器、２・・・位相比較器、３・・
・ループフィルタ、４・・・電圧制御発振器、５・・・
分周器、８・・・周波数シンセサイザの出力、９・・・
電源、１３・・・温度検出回路、１４・・・Ａ／Ｄコン
バータ、１６・・・抵抗、１７・・・サーミスタ、１８
・・・温度検出回路出力、１９・・・制御回路、２０・
・・電源制御回路。 ２０−１・・・電′ｆｊＡ制ｔ１１部（間欠動作用）、
２０−２・・・電源！！Ｉｌｌ Ｉｔ部（周波数シンセ
サイザの発振停止用）。
ック図、第２図は本発明に係る温度検出回路の回路図、
第３図は従来の周波数シンセサイザのブロック図、第４
図はループフィルタの回路図である。 １・・・基準信号発振器、２・・・位相比較器、３・・
・ループフィルタ、４・・・電圧制御発振器、５・・・
分周器、８・・・周波数シンセサイザの出力、９・・・
電源、１３・・・温度検出回路、１４・・・Ａ／Ｄコン
バータ、１６・・・抵抗、１７・・・サーミスタ、１８
・・・温度検出回路出力、１９・・・制御回路、２０・
・・電源制御回路。 ２０−１・・・電′ｆｊＡ制ｔ１１部（間欠動作用）、
２０−２・・・電源！！Ｉｌｌ Ｉｔ部（周波数シンセ
サイザの発振停止用）。
Claims (1)
- 基準信号を発生する基準信号発振器と、前記基準信号と
分周器の出力信号の位相差を検出する位相比較器と、前
記位相比較器の出力信号の低周波成分を通過させるルー
プフィルタと、前記ループフィルタの出力電圧を入力し
て所定の周波数で発振する電圧制御発振器、前記電圧制
御発振器の出力信号を所定の分周比で分周して前記位相
比較器に入力する分周器とを備え、前記基準信号発振器
、前記位相比較器、及び前記分周器とを間欠的に動作さ
せる周波数シンセサイザにおいて、前記電圧制御発振器
の温度変化を検出し、前記温度変化が所定の変化より大
きい場合は前記基準信号発振器、前記位相比較器、及び
前記分周器との間欠動作を停止して連続動作させること
を特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163784A JPH0330519A (ja) | 1989-06-28 | 1989-06-28 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163784A JPH0330519A (ja) | 1989-06-28 | 1989-06-28 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330519A true JPH0330519A (ja) | 1991-02-08 |
Family
ID=15780646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163784A Pending JPH0330519A (ja) | 1989-06-28 | 1989-06-28 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330519A (ja) |
-
1989
- 1989-06-28 JP JP1163784A patent/JPH0330519A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
| US4673892A (en) | Phase locked loop frequency synthesizer with battery saving circuit | |
| JPH0462500B2 (ja) | ||
| US7310022B2 (en) | CPU-based oscillation frequency control circuit eliminating the need for a loop filter | |
| JP3995552B2 (ja) | クロック逓倍回路 | |
| JPH03206722A (ja) | 電圧制御発振器 | |
| US4114075A (en) | Rotation control system | |
| KR100209739B1 (ko) | 주파수 발생장치 | |
| JPH1070457A (ja) | Ｐｌｌ回路 | |
| TWI910644B (zh) | 脈波產生電路 | |
| KR100233274B1 (ko) | 전원전압의 변화에 관계없이 안정적인 동작이 가능한 위상 동기 루프 | |
| WO2000014881A1 (fr) | Procede de commande de la frequence libre d'un oscillateur commande en tension | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2005057458A (ja) | Ｐｌｌ回路 | |
| JP2621257B2 (ja) | Ｐｌｌ回路の調整検査装置 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
| JP2924296B2 (ja) | 内部クロック発生回路 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH0244918A (ja) | Ｐｌｌ発振器 | |
| JPS62290214A (ja) | 位相同期発振器 |