JPH0330829B2 - - Google Patents
Info
- Publication number
- JPH0330829B2 JPH0330829B2 JP16608481A JP16608481A JPH0330829B2 JP H0330829 B2 JPH0330829 B2 JP H0330829B2 JP 16608481 A JP16608481 A JP 16608481A JP 16608481 A JP16608481 A JP 16608481A JP H0330829 B2 JPH0330829 B2 JP H0330829B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- contact
- electrode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の詳細な説明】
本発明は、四端子法による接点接触抵抗回路に
関するもので、その目的とするところは、測定誤
差を減少することにある。
関するもので、その目的とするところは、測定誤
差を減少することにある。
四端子法による接触抵抗測定は、接点を介して
導通した２個の端子に定電流を流す電流電極を当
接すると共に同端子に電圧電極を当接して両端子
間の電圧降下を測定して接点の接触抵抗を測定す
るのであるが、電流電極の端子への当接が適当で
なく当接部分の抵抗が高いと定電流回路が正常に
動作せず誤測定の原因になり、また電圧電極の当
接部分の抵抗が高いと電圧電極が電気的に浮いた
状態となりこれまた誤測定の原因になるものであ
つた。
導通した２個の端子に定電流を流す電流電極を当
接すると共に同端子に電圧電極を当接して両端子
間の電圧降下を測定して接点の接触抵抗を測定す
るのであるが、電流電極の端子への当接が適当で
なく当接部分の抵抗が高いと定電流回路が正常に
動作せず誤測定の原因になり、また電圧電極の当
接部分の抵抗が高いと電圧電極が電気的に浮いた
状態となりこれまた誤測定の原因になるものであ
つた。
したがつて四端子法では電極の当接抵抗を可能
なかぎり低くすることが誤測定を防止するもとに
なるのであるから、本願はこれらの当接抵抗が許
容値以下であることを加味した精度の高い接点の
抵抗測定回路を提供するものであつて、以下本発
明の実施例を第１図乃至第５図を参照して説明す
る。
なかぎり低くすることが誤測定を防止するもとに
なるのであるから、本願はこれらの当接抵抗が許
容値以下であることを加味した精度の高い接点の
抵抗測定回路を提供するものであつて、以下本発
明の実施例を第１図乃至第５図を参照して説明す
る。
リレー、マイクロスイツチ等の測定対象である
有接点の電気的スイツチ１の端子２，３に電流電
極４，５の電圧電極６，７を夫々当接してある。
有接点の電気的スイツチ１の端子２，３に電流電
極４，５の電圧電極６，７を夫々当接してある。
これら電極４，５，６，７は、第２図に示すよ
うに、制御回路１１により操作される切換スイツ
チ１２，１２，……に接続してある。電流電極
４，５は切換スイツチ１２を介して定電流回路８
と導通判定回路１３，１３に選択的に接続してあ
る。また電圧電極６，７は切換スイツチ１２を介
して接点接触抵抗Ｒを測定する抵抗測定回路に選
択的に接続してある。そして導通判定回路１３，
１３の導通判定信号と抵抗測定回路の測定抵抗信
号および制御回路の状態の信号とを良否判定回路
に接続してあり、導通判定信号と測定抵抗信号と
をアンドゲートに入力して良否の判定の出力する
ようにしてある。ここで抵抗測定回路９は、接点
接触抵抗Ｒの実測値と、予め設定した判定基準と
なる抵抗値であるところの設定値とを比較して、
デジタル信号化して良否判定回路１０に入力する
ようにしてもよい。尚導通判定回路１３として第
３図に示すコンパレータ１４のマイナス端子に基
準電圧を与え、プラス端子を抵抗（図中10KΩ）
を介して検出端１２ｂを切換スイツチ１２に接続
してある。ここで基準電圧を与える抵抗ｒは数オ
ームとしているが、電気的スイツチの端子の表面
処理状態、接点接触抵抗値、測定精度等により変
動するものである。
うに、制御回路１１により操作される切換スイツ
チ１２，１２，……に接続してある。電流電極
４，５は切換スイツチ１２を介して定電流回路８
と導通判定回路１３，１３に選択的に接続してあ
る。また電圧電極６，７は切換スイツチ１２を介
して接点接触抵抗Ｒを測定する抵抗測定回路に選
択的に接続してある。そして導通判定回路１３，
１３の導通判定信号と抵抗測定回路の測定抵抗信
号および制御回路の状態の信号とを良否判定回路
に接続してあり、導通判定信号と測定抵抗信号と
をアンドゲートに入力して良否の判定の出力する
ようにしてある。ここで抵抗測定回路９は、接点
接触抵抗Ｒの実測値と、予め設定した判定基準と
なる抵抗値であるところの設定値とを比較して、
デジタル信号化して良否判定回路１０に入力する
ようにしてもよい。尚導通判定回路１３として第
３図に示すコンパレータ１４のマイナス端子に基
準電圧を与え、プラス端子を抵抗（図中10KΩ）
を介して検出端１２ｂを切換スイツチ１２に接続
してある。ここで基準電圧を与える抵抗ｒは数オ
ームとしているが、電気的スイツチの端子の表面
処理状態、接点接触抵抗値、測定精度等により変
動するものである。
次に測定について述べると、切換スイツチ１２
が定電流回路側と抵抗測定回路側に接触してお
り、第４図に示すように、定電流が電流電極４，
５間に流れ、電圧電極６，７でその電圧降下を検
出して抵抗測定回路９で設定値に対し高抵抗或は
低抵抗であるかのデジタル化信号を発生させる。
が定電流回路側と抵抗測定回路側に接触してお
り、第４図に示すように、定電流が電流電極４，
５間に流れ、電圧電極６，７でその電圧降下を検
出して抵抗測定回路９で設定値に対し高抵抗或は
低抵抗であるかのデジタル化信号を発生させる。
次に切換スイツチ１２を導通判定回路側とアー
ス側に切換えると、第５図に示すように、電極の
当接抵抗rv，riがアースと第３図の導通判定回路
１３との間に挿入されるので、もし当接抵抗rv，
riが抵抗ｒよりも大きくなつて測定誤差を生ずる
ようになつたときには、コンパレータ１４のプラ
ス端子が高電位となつてコンパレータがＨに反転
して、出力端１３ａから誤差発生の異常信号が良
否判定回路１０に入力され、先の抵抗実測値は誤
差の大きい測定値とみなすよう測定される。もし
当接抵抗rv，riが抵抗ｒより小さければ、良否判
定回路から外部へ正常な接点接触測定作業が行な
われたことが出力され、或は接点抵抗値が外部プ
リンタや他の測定回路、検査回路と共にCPUに
転送される。もし正常な測定であつても抵抗実測
値が不合格なら、記録され、或は外部へ電気的ス
イツチの合否選別回路へ不合格指示が出力され
る。
ス側に切換えると、第５図に示すように、電極の
当接抵抗rv，riがアースと第３図の導通判定回路
１３との間に挿入されるので、もし当接抵抗rv，
riが抵抗ｒよりも大きくなつて測定誤差を生ずる
ようになつたときには、コンパレータ１４のプラ
ス端子が高電位となつてコンパレータがＨに反転
して、出力端１３ａから誤差発生の異常信号が良
否判定回路１０に入力され、先の抵抗実測値は誤
差の大きい測定値とみなすよう測定される。もし
当接抵抗rv，riが抵抗ｒより小さければ、良否判
定回路から外部へ正常な接点接触測定作業が行な
われたことが出力され、或は接点抵抗値が外部プ
リンタや他の測定回路、検査回路と共にCPUに
転送される。もし正常な測定であつても抵抗実測
値が不合格なら、記録され、或は外部へ電気的ス
イツチの合否選別回路へ不合格指示が出力され
る。
もちろん測定時の当接抵抗が高ければ、電極
４，５，６，７の表面の汚れ除去や電極へのリー
ド線の断線チエツク等の保守が行なわれ、常に正
常な測定が無人で行なわれるようになされるので
ある。
４，５，６，７の表面の汚れ除去や電極へのリー
ド線の断線チエツク等の保守が行なわれ、常に正
常な測定が無人で行なわれるようになされるので
ある。
尚、本実施例外に、切換スイツチと制御回路１
１を、電磁リレーにおきかえても或は半導体化し
てもよい。また接点抵抗の設定値と実測値との比
較及びデジタル的判定処理を抵抗測定回路かまた
は良否判定回路のいずれに含めてもよい。また制
御回路の状態を良否判定回路に入力して、判定の
信頼性を向上すると共により自動的測定を行なえ
るようにしてもよい。
１を、電磁リレーにおきかえても或は半導体化し
てもよい。また接点抵抗の設定値と実測値との比
較及びデジタル的判定処理を抵抗測定回路かまた
は良否判定回路のいずれに含めてもよい。また制
御回路の状態を良否判定回路に入力して、判定の
信頼性を向上すると共により自動的測定を行なえ
るようにしてもよい。
以上説明したように本発明によれば、接点を介
して導通した２個の端子２，３間に、一対の電流
電極４，５と電圧電極６，７とを各別に当接して
なる四端子による抵抗測定回路において、電流電
極４，５に定電流回路８を接続して端子２，３間
の電圧降下を電圧電極６，７で検出して接点接触
抵抗Ｒを測定する抵抗測定回路９と、１個の端子
に当接する電流電極と電圧電極間に接続する電極
の導通判定回路１３と、前記抵抗測定回路９の信
号と導通判定回路１３の信号とをアンド判定する
良否判定回路１０と、前記端子に当接する電極を
抵抗測定回路９と導通判定回路１３，１３とに切
換接続する制御回路１１とからなる構成としてお
り、誤差の原因となる電極の当接抵抗をも測定す
ることにより測定精度を高められ、かつ抵抗測定
と当接状態の測定とを制御回路１１により切換測
定するようにしたから端子との当接状態をかえな
いで計測でき、誤差の入る余地はないうえ能率的
に行える。
して導通した２個の端子２，３間に、一対の電流
電極４，５と電圧電極６，７とを各別に当接して
なる四端子による抵抗測定回路において、電流電
極４，５に定電流回路８を接続して端子２，３間
の電圧降下を電圧電極６，７で検出して接点接触
抵抗Ｒを測定する抵抗測定回路９と、１個の端子
に当接する電流電極と電圧電極間に接続する電極
の導通判定回路１３と、前記抵抗測定回路９の信
号と導通判定回路１３の信号とをアンド判定する
良否判定回路１０と、前記端子に当接する電極を
抵抗測定回路９と導通判定回路１３，１３とに切
換接続する制御回路１１とからなる構成としてお
り、誤差の原因となる電極の当接抵抗をも測定す
ることにより測定精度を高められ、かつ抵抗測定
と当接状態の測定とを制御回路１１により切換測
定するようにしたから端子との当接状態をかえな
いで計測でき、誤差の入る余地はないうえ能率的
に行える。
そして電気的スイツチの接点接触抵抗測定が高
精度でしかも連続して行なえるようになつたか
ら、リレーやマイクロスイツチ等の組立工程に直
接結合して測定作業が無人で行えることともなつ
て、飛躍的能率向上を得られるのである。
精度でしかも連続して行なえるようになつたか
ら、リレーやマイクロスイツチ等の組立工程に直
接結合して測定作業が無人で行えることともなつ
て、飛躍的能率向上を得られるのである。
第１図乃至第５図は本発明の実施例を示し、第
１図は正面図、第２図、第３図は回路図、第４，
５図は測定時の等価回路図である。 ２，３：端子、４，５：電流電極、６，７：電
圧電極、８：定電流回路、９：抵抗測定回路、１
０：良否判定回路、１１：制御回路、１３：導通
判定回路、Ｒ：接点接触抵抗。
１図は正面図、第２図、第３図は回路図、第４，
５図は測定時の等価回路図である。 ２，３：端子、４，５：電流電極、６，７：電
圧電極、８：定電流回路、９：抵抗測定回路、１
０：良否判定回路、１１：制御回路、１３：導通
判定回路、Ｒ：接点接触抵抗。
Claims (1)
- １ 接点を介して導通した２個の端子間に、一対
の電流電極と電圧電極とを各別に当接してなる四
端子による抵抗測定回路において、電流電極に定
電流回路を接続して端子間の電圧降下を電圧電極
で検出して接点接触抵抗を測定する抵抗測定回路
と、１個の端子に当接する電流電極と電圧電極間
に接続する電極の導通判定回路と、前記抵抗測定
回路の信号と導通判定回路の信号とをアンド判定
する良否判定回路と、前記端子に当接する電極を
抵抗測定回路と導通判定回路とに切換接続する制
御回路とからなる抵抗測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16608481A JPS5866870A (ja) | 1981-10-16 | 1981-10-16 | 抵抗測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16608481A JPS5866870A (ja) | 1981-10-16 | 1981-10-16 | 抵抗測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5866870A JPS5866870A (ja) | 1983-04-21 |
| JPH0330829B2 true JPH0330829B2 (ja) | 1991-05-01 |
Family
ID=15824682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16608481A Granted JPS5866870A (ja) | 1981-10-16 | 1981-10-16 | 抵抗測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5866870A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057772A (en) * | 1990-05-29 | 1991-10-15 | Electro Scientific Industries, Inc. | Method and system for concurrent electronic component testing and lead verification |
| CN104977469B (zh) * | 2014-04-04 | 2018-03-23 | 中芯国际集成电路制造(上海)有限公司 | 用于集成电路设计的测量电路和方法 |
-
1981
- 1981-10-16 JP JP16608481A patent/JPS5866870A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5866870A (ja) | 1983-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647904B2 (ja) | 着脱自在センサと共に使用される測定器 | |
| TW202131356A (zh) | 電阻器陣列、具有電阻器陣列的測量電路以及製造用於電阻器陣列的帶狀材料複合體的方法 | |
| JP6633949B2 (ja) | 基板検査装置及び基板検査方法 | |
| TW201546461A (zh) | 基板檢查裝置以及基板檢查方法 | |
| JPH0330829B2 (ja) | ||
| JPH0845538A (ja) | 二次電池の絶縁検査装置 | |
| US6736699B2 (en) | Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing | |
| JP2001035759A (ja) | コンデンサのインピーダンス測定装置 | |
| JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
| JP2977959B2 (ja) | 半導体装置およびその測定方法 | |
| JPH0192668A (ja) | コンデンサの漏洩電流測定方法 | |
| JPH0222707Y2 (ja) | ||
| JP3612841B2 (ja) | ４線式抵抗測定方法および装置 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JP3999380B2 (ja) | コンクリートレベルセンサ | |
| JPH01199173A (ja) | 静電容量測定式基板検査装置 | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JPH0532779Y2 (ja) | ||
| JPS59200934A (ja) | 測温抵抗体計測方式 | |
| JPH0935753A (ja) | 電池のショート電流測定方法および測定装置 | |
| JPH0814590B2 (ja) | 回路素子測定器の端子接続状態検出回路 | |
| JPS59171874A (ja) | 絶縁耐圧試験機 | |
| JPS58201075A (ja) | トランスフアリ−ドスイツチの特性測定回路 | |
| JPH0794224A (ja) | バッテリ試験装置のバッテリケーブル端子 | |
| JPH0541419A (ja) | 検査装置の評価方法 |