JPH033192A - 半導体装置の書き込み回路 - Google Patents
半導体装置の書き込み回路Info
- Publication number
- JPH033192A JPH033192A JP1138593A JP13859389A JPH033192A JP H033192 A JPH033192 A JP H033192A JP 1138593 A JP1138593 A JP 1138593A JP 13859389 A JP13859389 A JP 13859389A JP H033192 A JPH033192 A JP H033192A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- data
- write
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の書き込み回路に関し、特に書き
込み制御信号（ＷＥ）が“Ｌ”に固定されていても、ま
たデータが何時入力されても書き込むことができる書き
込み回路に関するものである。
込み制御信号（ＷＥ）が“Ｌ”に固定されていても、ま
たデータが何時入力されても書き込むことができる書き
込み回路に関するものである。
第３図は従来の半導体装置の書き込み回路の一例を示す
。図において、１及び２はＴＴＬレベル入力信号、３〜
６はＩＯ線又は１０線ドライブ用Ｎｃｈトランジスタで
あり、Ｅは■０線、Ｆは■σ線である。又第４図はＴＬ
Ｌレベル入力信号１が“Ｌ １１に固定された時、書き
込み可能なタイミングを示す図である。
。図において、１及び２はＴＴＬレベル入力信号、３〜
６はＩＯ線又は１０線ドライブ用Ｎｃｈトランジスタで
あり、Ｅは■０線、Ｆは■σ線である。又第４図はＴＬ
Ｌレベル入力信号１が“Ｌ １１に固定された時、書き
込み可能なタイミングを示す図である。
次に動作について説明する。図において端子１及び２か
らＴＴＬレベルが入力されるとそれらに接続されている
ＮＯＲ回路及びＮ０７回路（これらのＰｃｈ）ランジス
タ及びＮｃｈ）ランジスタのサイズを変更することによ
り立上がり、立下がり時間を制御しである）によってＭ
Ｏ３レベル（内部電源レベル）に変換している。
らＴＴＬレベルが入力されるとそれらに接続されている
ＮＯＲ回路及びＮ０７回路（これらのＰｃｈ）ランジス
タ及びＮｃｈ）ランジスタのサイズを変更することによ
り立上がり、立下がり時間を制御しである）によってＭ
Ｏ３レベル（内部電源レベル）に変換している。
今、端子１に“Ｈ”レベルが入力されるとレベルＡはＨ
”となり、Ｂのレベルにかかわらず、レベルＣ及びＤは
“Ｌ”になり、Ｎｃｈ）ランジスタ３〜６はどれもＯＮ
Ｌない。よって読み出し可能となる０次に端子１が“°
Ｌ°°レベルになった場合、レベルＡはＬ １１となり
、端子２の入力によってレベルＣ及びＤが“Ｈ”、”Ｌ
”及び°′Ｌ″“Ｈ”となる事によってＮｃｈトランジ
スタ４及び５．又は３及び６がＯＮＬ、レベルＥ、 Ｆ
が“Ｈ″゛、“Ｌ １１又は“Ｌ″、ＨＩＩになること
によりメモリセルに“Ｈ”又は“Ｌ″を書き込むことが
できる。
”となり、Ｂのレベルにかかわらず、レベルＣ及びＤは
“Ｌ”になり、Ｎｃｈ）ランジスタ３〜６はどれもＯＮ
Ｌない。よって読み出し可能となる０次に端子１が“°
Ｌ°°レベルになった場合、レベルＡはＬ １１となり
、端子２の入力によってレベルＣ及びＤが“Ｈ”、”Ｌ
”及び°′Ｌ″“Ｈ”となる事によってＮｃｈトランジ
スタ４及び５．又は３及び６がＯＮＬ、レベルＥ、 Ｆ
が“Ｈ″゛、“Ｌ １１又は“Ｌ″、ＨＩＩになること
によりメモリセルに“Ｈ”又は“Ｌ″を書き込むことが
できる。
又、端子１のレベルがＬ”に固定されている場合は第４
図のようにＡｄｄの一番最後に真のデータを入力してお
かなければならない。これはこの書き込み制御信号が“
Ｌ １１に固定されている状態は、常にデータを書き込
もうとしている状態であり、例えばＡｄｄの前の方で真
のデータを書き込んだとすると、咳書き込んだ後にもま
だ書き込み制御信号が“Ｌ”°であるため、次に入って
くるどのようなデータを書き込んでしまうこととなるか
わからないためである。
図のようにＡｄｄの一番最後に真のデータを入力してお
かなければならない。これはこの書き込み制御信号が“
Ｌ １１に固定されている状態は、常にデータを書き込
もうとしている状態であり、例えばＡｄｄの前の方で真
のデータを書き込んだとすると、咳書き込んだ後にもま
だ書き込み制御信号が“Ｌ”°であるため、次に入って
くるどのようなデータを書き込んでしまうこととなるか
わからないためである。
従来の半導体装置の書き込み回路上記のように構成され
ているので、書き込み制御信号を“Ｌ”に固定した場合
は、そのサイクルの一番最後に真のデータを入力しなけ
ればならならず、真のデータをいつ入力しても書き込む
ことができるものではなかった。
ているので、書き込み制御信号を“Ｌ”に固定した場合
は、そのサイクルの一番最後に真のデータを入力しなけ
ればならならず、真のデータをいつ入力しても書き込む
ことができるものではなかった。
この発明は、上記の様な問題点を解消するためになされ
たもので、書き込み制御信号を°“Ｌ゛に固定した場合
、真のデータをいつ入力しても書き込むことができる半
導体装置の書き込み回路を得ることを目的としている。
たもので、書き込み制御信号を°“Ｌ゛に固定した場合
、真のデータをいつ入力しても書き込むことができる半
導体装置の書き込み回路を得ることを目的としている。
この発明に係る半導体装置の書き込み回路は、書き込み
制御信号が“Ｌ”に固定された場合、アドレス及びデー
タが変化することによってパルスを発生させ、そのパル
スによって書き込みを行うようにすることにより、デー
タをいつ入力しても正常な書き込み動作が行われるよう
にしたものである。
制御信号が“Ｌ”に固定された場合、アドレス及びデー
タが変化することによってパルスを発生させ、そのパル
スによって書き込みを行うようにすることにより、デー
タをいつ入力しても正常な書き込み動作が行われるよう
にしたものである。
この発明に係る半導体装置の書き込み回路は、書き込み
制御信号が“Ｌ”に固定された場合でもアドレス又はデ
ータの変化によって書き込み動作を行うことにより、入
力データがいつ入力されても正常な書き込み動作が行わ
れる。
制御信号が“Ｌ”に固定された場合でもアドレス又はデ
ータの変化によって書き込み動作を行うことにより、入
力データがいつ入力されても正常な書き込み動作が行わ
れる。
以下、この発明の一実施例を図について説明する。
第１図において、１〜６は上記従来回路と同じである。
１０はアドレス又はデータが変化することによってパル
スを発生させ、そのパルスと書き込み制御信号の組み合
わせによって新しい書き込み制御信号を作る書き込み制
御信号作成回路であり、１０ａはアドレス変化によりパ
ルスを発生する回路、１０ｂ、１０ｃはパルス幅を大き
くする回路、１０ｄはデータ変化によりパルスを発生す
る回路である。
スを発生させ、そのパルスと書き込み制御信号の組み合
わせによって新しい書き込み制御信号を作る書き込み制
御信号作成回路であり、１０ａはアドレス変化によりパ
ルスを発生する回路、１０ｂ、１０ｃはパルス幅を大き
くする回路、１０ｄはデータ変化によりパルスを発生す
る回路である。
次に動作について説明する。第２図は上記実施例のタイ
ミングチャートである。
ミングチャートである。
第２図の様なアドレス、書き込み制御信号、データが与
えられたとする。まず、アドレスが反転することによっ
て回路１０ａによってパルスＡが発生され、そのパルス
幅が回路１０ｂにより広くされ、Ｂの波形となる。ビン
１への書き込み制御信号がＬ”に固定されているので、
ノードＨのレベルは“Ｈ″に固定され、Ｂの波形の反転
波形がＣの波形となる。同様にデータが反転する場合も
、回路１０ｄ、１０ｃによりり、Ｅ、Ｆの各々の波形が
得られる。Ｃの波形とＦの波形の論理和を取ったものが
Ｇの波形となり、この波形が従来回路の書き込み制御信
号と同じ働きをする。
えられたとする。まず、アドレスが反転することによっ
て回路１０ａによってパルスＡが発生され、そのパルス
幅が回路１０ｂにより広くされ、Ｂの波形となる。ビン
１への書き込み制御信号がＬ”に固定されているので、
ノードＨのレベルは“Ｈ″に固定され、Ｂの波形の反転
波形がＣの波形となる。同様にデータが反転する場合も
、回路１０ｄ、１０ｃによりり、Ｅ、Ｆの各々の波形が
得られる。Ｃの波形とＦの波形の論理和を取ったものが
Ｇの波形となり、この波形が従来回路の書き込み制御信
号と同じ働きをする。
よって本実施例では、アドレスが反転した時に一度その
時のデータを書き込み、もしその後データが反転した場
合にもその反転したデータを再度書き込むという動作が
行われる。また本実施例では、書き込み制御信号を“′
Ｌ゛°に保つことによって、書き込みサイクルを短くす
ることができるという効果をも有する。
時のデータを書き込み、もしその後データが反転した場
合にもその反転したデータを再度書き込むという動作が
行われる。また本実施例では、書き込み制御信号を“′
Ｌ゛°に保つことによって、書き込みサイクルを短くす
ることができるという効果をも有する。
〔発明の効果〕
以上の様にこの発明によれば、アドレス又はデータが変
化することによってパルスを発生させ、そのパルスによ
って書き込みを行うようにしたので、半導体装置の書き
込み制御信号が“Ｌ １１に固定された状態で何時デー
タが入力されても正常な書き込み動作を行うことができ
る。又、書き込み制御信号を″“Ｌ“°に保つことによ
って、書き込みサイクルを短くできるという効果をも得
ることができる。
化することによってパルスを発生させ、そのパルスによ
って書き込みを行うようにしたので、半導体装置の書き
込み制御信号が“Ｌ １１に固定された状態で何時デー
タが入力されても正常な書き込み動作を行うことができ
る。又、書き込み制御信号を″“Ｌ“°に保つことによ
って、書き込みサイクルを短くできるという効果をも得
ることができる。
第１図はこの発明の一実施例による半導体装置の書き込
み回路の回路図、第２図は上記実施例の各部のタイミン
グチャート図、第３図は従来の半導体装置の書き込み回
路の回路図、第４図は従来の書き込み回路において書き
込み制御信号を“Ｌ″に固定した場合、正常な書き込み
動作を行うためのタイミングチャート図である。 １・・・書き込み制御ピン、２・・・データビン、３〜
６・・・Ｎチャネルトランジスタ、１０・・・アドレス
及びデータによって書き込み制御信号を発生させる回路
である。 なお図中同一符号は同−又は相当部分を示す。
み回路の回路図、第２図は上記実施例の各部のタイミン
グチャート図、第３図は従来の半導体装置の書き込み回
路の回路図、第４図は従来の書き込み回路において書き
込み制御信号を“Ｌ″に固定した場合、正常な書き込み
動作を行うためのタイミングチャート図である。 １・・・書き込み制御ピン、２・・・データビン、３〜
６・・・Ｎチャネルトランジスタ、１０・・・アドレス
及びデータによって書き込み制御信号を発生させる回路
である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）半導体装置の書き込み回路において、アドレス変
化に伴いパルスを発生する手段と、入力データの変化に
伴いパルスを発生する手段と、 書き込み制御信号が“Ｌ”に固定されている場合におい
ても、上記パルス発生手段の出力があった時その都度デ
ータを書き込むデータ書き込み手段とを備えたことを特
徴とする半導体装置の書き込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138593A JPH033192A (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の書き込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138593A JPH033192A (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の書き込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH033192A true JPH033192A (ja) | 1991-01-09 |
Family
ID=15225723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138593A Pending JPH033192A (ja) | 1989-05-30 | 1989-05-30 | 半導体装置の書き込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH033192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391313A (en) * | 1991-12-19 | 1995-02-21 | Exxon Research And Engineering Company | Refrigeration working fluid containing complex ester and tetrafluoroethane |
-
1989
- 1989-05-30 JP JP1138593A patent/JPH033192A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391313A (en) * | 1991-12-19 | 1995-02-21 | Exxon Research And Engineering Company | Refrigeration working fluid containing complex ester and tetrafluoroethane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012012A (ko) | 동기형 반도체 기억 장치 | |
| KR890013648A (ko) | 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치 | |
| KR860002100A (ko) | 반도체 기억장치 | |
| CN111105825A (zh) | 移位寄存器电路、动态随机存储器和电路控制方法 | |
| JPS61110396A (ja) | 半導体記憶装置 | |
| GB2121254A (en) | Data bus precharging circuits | |
| US4563598A (en) | Low power consuming decoder circuit for a semiconductor memory device | |
| JPH0390942A (ja) | 主記憶装置の制御方式 | |
| JPH033192A (ja) | 半導体装置の書き込み回路 | |
| US4918657A (en) | Semiconductor memory device provided with an improved precharge and enable control circuit | |
| JPH01196790A (ja) | 半導体メモリ装置 | |
| JPH04331506A (ja) | パルス発生器 | |
| KR19980014199A (ko) | 2비트 리니어 버스트 시퀸스를 구현하는 카운터 회로 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| KR20040090842A (ko) | 클럭활성화 시점을 선택하는 반도체메모리장치 | |
| JPH02310888A (ja) | スタティックランダムアクセスメモリ | |
| JPH0810724B2 (ja) | ゲ−トアレイ及びメモリを有する半導体集積回路装置 | |
| JPS6273171A (ja) | 論理波形生成回路 | |
| JPS63281296A (ja) | ダイナミツクｒａｍ | |
| JP2754603B2 (ja) | メモリデータ出力回路 | |
| JPH02134798A (ja) | 半導体記憶装置 | |
| JPS61137294A (ja) | メモリ集積回路 | |
| JPH0489696A (ja) | 半導体記憶装置 | |
| JPH02289014A (ja) | Ｄｒａｍ制御装置 | |
| JPH04147069A (ja) | テスト波形生成器 |