JPH0331945A - Dynamic memory access system changing circuit - Google Patents
Dynamic memory access system changing circuitInfo
- Publication number
- JPH0331945A JPH0331945A JP16526689A JP16526689A JPH0331945A JP H0331945 A JPH0331945 A JP H0331945A JP 16526689 A JP16526689 A JP 16526689A JP 16526689 A JP16526689 A JP 16526689A JP H0331945 A JPH0331945 A JP H0331945A
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- circuit
- hit
- memory
- access system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 20
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリアクセス制御に関し、特にメモリアク
セスヒツトの向上に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to memory access control, and particularly to improving memory access hits.
従来、情報処理装置におけるダイナミックメモリの制御
方式としては、プロセッサの高速化に伴い、インタリー
ブ方式、ダイナミックメモリ・ページモード利用方式、
ダイナミックメモリ・ページモード・インタリーブ方式
があった。Conventionally, as the dynamic memory control methods in information processing devices have become faster, the interleaving method, dynamic memory/page mode method, and
There was a dynamic memory page mode interleaving method.
上述した従来のメモリアクセス方式は、各々異なるメモ
リアクセスヒットの特徴があり、単一の方式でメモリア
クセス回路を構成した場合、実行するプログラムのメモ
リアクセスの特徴により、他の方式なら可能なメモリア
クセスヒツトの救済ができないという問題があった。Each of the conventional memory access methods described above has different memory access hit characteristics, and when a memory access circuit is configured using a single method, memory accesses that are possible using other methods may differ depending on the memory access characteristics of the program being executed. There was a problem in that it was not possible to rescue humans.
このような課題を解決するために本発明は、複数のメモ
リアクセス回路と、各メモリアクセス回路のアクセスヒ
ット状態をチェックするメモリアクセスヒツトチェック
回路と、ヒツト状態によりメモリアクセス回路を切り替
えるマルチプレクサとを備え、各メモリアクセス回路は
同一メモリに対してそれぞれに異なるメモリアクセス方
式を有するようにしたものである。In order to solve these problems, the present invention includes a plurality of memory access circuits, a memory access hit check circuit that checks the access hit status of each memory access circuit, and a multiplexer that switches the memory access circuit depending on the hit status. , each memory access circuit has a different memory access method for the same memory.
本発明による動的メモリアクセス方式変更回路においで
は、動的にメモリアクセス方式が切り替えられる。In the dynamic memory access method changing circuit according to the present invention, memory access methods are dynamically switched.
次に、本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
図は、本発明による動的メモリアクセス方式変更回路の
一実施例を示す系統図である。同図において、動的メモ
リアクセス方式変更回路10は、アドレスバスを見てメ
モリコントロール信号aを出力するインタリーブ方式メ
モリアクセス回路11と、アドレスバスを見てメモリコ
ントロール信号すを出力するダイナミソクメモリページ
モード方式メモリアクセス回路12と、メモリアクセス
回路11および12内のヒツトチェック回路からのヒツ
ト状態信号c、dを受は取り、どちらが効率的かを判断
するメモリアクセスヒツトチェック回路13と、メモリ
アクセスヒツトチェック回路13からの判断信号eによ
りメモリコントロール信号をaもしくはbに切り替えて
メモリアクセス信号fとして出力するマルチプレクサ1
4とを有している。15はメモリである。FIG. 1 is a system diagram showing an embodiment of a dynamic memory access method changing circuit according to the present invention. In the figure, a dynamic memory access method changing circuit 10 includes an interleave method memory access circuit 11 that looks at the address bus and outputs a memory control signal a, and a dynamic memory access circuit 11 that looks at the address bus and outputs a memory control signal a. A mode-based memory access circuit 12, a memory access hit check circuit 13 which receives and receives the hit state signals c and d from the hit check circuits in the memory access circuits 11 and 12, and determines which one is more efficient; A multiplexer 1 that switches the memory control signal to a or b based on the judgment signal e from the check circuit 13 and outputs it as a memory access signal f.
4. 15 is a memory.
メモリアクセス回路11.12は、常時アドレスバス1
6を見てコントロール信号a、bを出力し、内部のヒツ
トチェック回路によりヒット状態をヒット状態信号c、
dとして出力する。メモリアクセスヒツトチェック回路
13は、メモリアクセス回路11.12のうち現在選択
されている側のメモリアクセス回路のヒット状態が悪化
し、待機側のメモリアクセス回路がヒット状態にある場
合、マルチプレクサ14を切り替え、ヒツト状態にある
メモリアクセス回路のコントロール信号を出力する。Memory access circuits 11 and 12 always use address bus 1.
6 and outputs control signals a and b, and an internal hit check circuit detects the hit state by outputting hit state signals c and
Output as d. The memory access hit check circuit 13 switches the multiplexer 14 when the currently selected memory access circuit among the memory access circuits 11.12 is in a hit state and the standby memory access circuit is in a hit state. , outputs a control signal for the memory access circuit in the hit state.
なお、上記実施例ではメモリアクセス回路は2つとした
が、必要に応じて増加してもよい。In the above embodiment, the number of memory access circuits is two, but the number may be increased as necessary.
以上説明したように本発明は、同一メモリに対して複数
のメモリアクセス回路をもち、各々のメモリアクセス回
路は異なるメモリアクセス方式を有し、各々のメモリア
クセス回路のヒツト状態を監視することにより、動的に
メモリアクセス方式を切り替えることができ、プログラ
ムとメモリアクセス方式の不一致によるメモリアクセス
ヒツト率の低下を少なくできる効果がある。As explained above, the present invention has a plurality of memory access circuits for the same memory, each memory access circuit has a different memory access method, and by monitoring the hit state of each memory access circuit, The memory access method can be dynamically switched, which has the effect of reducing the decrease in memory access hit rate due to mismatch between the program and the memory access method.
図は本発明による動的メモリアクセス方式変更回路の一
実施例を示す系統図である。
10・・・動的メモリアクセス方式変更回路、11・・
・インタリーブ方式メモリアクセス回路、12・・・ダ
イナξツクメモリベージモード方式メモリアクセス回路
、13・・・メモリアクセスヒツトチェック回路、14
・・・マルチプレクサ、15・・・メモリ、16・・・
アクセスバス。The figure is a system diagram showing an embodiment of a dynamic memory access method changing circuit according to the present invention. 10... Dynamic memory access method change circuit, 11...
・Interleave type memory access circuit, 12... Dyna ξ block memory page mode type memory access circuit, 13... Memory access hit check circuit, 14
...Multiplexer, 15...Memory, 16...
access bus.
Claims (1)
アクセスヒット状態をチェックするメモリアクセスヒッ
トチェック回路と、ヒット状態によりメモリアクセス回
路を切り替えるマルチプレクサとを備え、前記各メモリ
アクセス回路は同一メモリに対してそれぞれに異なるメ
モリアクセス方式を有することを特徴とする動的メモリ
アクセス方式変更回路。The memory access circuit includes a plurality of memory access circuits, a memory access hit check circuit that checks the access hit status of each memory access circuit, and a multiplexer that switches the memory access circuit depending on the hit status, and each of the memory access circuits performs one operation on the same memory. A dynamic memory access method changing circuit characterized in that the circuit has different memory access methods.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16526689A JPH0331945A (en) | 1989-06-29 | 1989-06-29 | Dynamic memory access system changing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16526689A JPH0331945A (en) | 1989-06-29 | 1989-06-29 | Dynamic memory access system changing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0331945A true JPH0331945A (en) | 1991-02-12 |
Family
ID=15809064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16526689A Pending JPH0331945A (en) | 1989-06-29 | 1989-06-29 | Dynamic memory access system changing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0331945A (en) |
-
1989
- 1989-06-29 JP JP16526689A patent/JPH0331945A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652536A (en) | Non-glitch clock switching circuit | |
| KR920013141A (en) | Supervisory Control Expansion Method and Circuit of Variable Master Method Using Single Line | |
| KR0161868B1 (en) | Memory address control circuit | |
| JPH04267489A (en) | Microcomputer | |
| JPH0331945A (en) | Dynamic memory access system changing circuit | |
| JP2751857B2 (en) | Semiconductor device | |
| JPH05160759A (en) | Changeover control system | |
| JP2990908B2 (en) | Switching control device having switching request interrupt processing | |
| JPS60142768A (en) | Data transfer device | |
| JPS6324681Y2 (en) | ||
| JPH0485787A (en) | Semiconductor memory | |
| JP2772085B2 (en) | Programmable logic element | |
| JPH0373621A (en) | Line switching control system | |
| JPH11143820A (en) | Data transferring system and bus circuit | |
| JP3200821B2 (en) | Semiconductor integrated circuit system | |
| JPH01169548A (en) | Stage tracer | |
| JPH01156852A (en) | Interleave control system | |
| JPH05219033A (en) | Path check circuit | |
| JPH03278253A (en) | Storage device and its storing method | |
| JPH05313596A (en) | Output circuit | |
| KR19980063454U (en) | Redundancy device using SRAM | |
| JPH04282704A (en) | Sequence controller | |
| JPH01298442A (en) | Control system for redundant constitution cpu | |
| JPH08242271A (en) | System switching device | |
| JPH04373042A (en) | Storage device |