JPH0331945A - 動的メモリアクセス方式変更回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリアクセス制御に関し、特にメモリアク
セスヒツトの向上に関するものである。

〔従来の技術〕

従来、情報処理装置におけるダイナミックメモリの制御
方式としては、プロセッサの高速化に伴い、インタリー
ブ方式、ダイナミックメモリ・ページモード利用方式、
ダイナミックメモリ・ページモード・インタリーブ方式
があった。

〔発明が解決しようとする課題〕

上述した従来のメモリアクセス方式は、各々異なるメモ
リアクセスヒットの特徴があり、単一の方式でメモリア
クセス回路を構成した場合、実行するプログラムのメモ
リアクセスの特徴により、他の方式なら可能なメモリア
クセスヒツトの救済ができないという問題があった。

〔課題を解決するための手段〕

このような課題を解決するために本発明は、複数のメモ
リアクセス回路と、各メモリアクセス回路のアクセスヒ
ット状態をチェックするメモリアクセスヒツトチェック
回路と、ヒツト状態によりメモリアクセス回路を切り替
えるマルチプレクサとを備え、各メモリアクセス回路は
同一メモリに対してそれぞれに異なるメモリアクセス方
式を有するようにしたものである。

〔作用〕

本発明による動的メモリアクセス方式変更回路においで
は、動的にメモリアクセス方式が切り替えられる。

〔実施例〕

次に、本発明の実施例を図面を参照して説明する。

図は、本発明による動的メモリアクセス方式変更回路の
一実施例を示す系統図である。同図において、動的メモ
リアクセス方式変更回路１０は、アドレスバスを見てメ
モリコントロール信号ａを出力するインタリーブ方式メ
モリアクセス回路１１と、アドレスバスを見てメモリコ
ントロール信号すを出力するダイナミソクメモリページ
モード方式メモリアクセス回路１２と、メモリアクセス
回路１１および１２内のヒツトチェック回路からのヒツ
ト状態信号ｃ、ｄを受は取り、どちらが効率的かを判断
するメモリアクセスヒツトチェック回路１３と、メモリ
アクセスヒツトチェック回路１３からの判断信号ｅによ
りメモリコントロール信号をａもしくはｂに切り替えて
メモリアクセス信号ｆとして出力するマルチプレクサ１
４とを有している。１５はメモリである。

メモリアクセス回路１１．１２は、常時アドレスバス１
６を見てコントロール信号ａ、ｂを出力し、内部のヒツ
トチェック回路によりヒット状態をヒット状態信号ｃ、
ｄとして出力する。メモリアクセスヒツトチェック回路
１３は、メモリアクセス回路１１．１２のうち現在選択
されている側のメモリアクセス回路のヒット状態が悪化
し、待機側のメモリアクセス回路がヒット状態にある場
合、マルチプレクサ１４を切り替え、ヒツト状態にある
メモリアクセス回路のコントロール信号を出力する。

なお、上記実施例ではメモリアクセス回路は２つとした
が、必要に応じて増加してもよい。

〔発明の効果〕

以上説明したように本発明は、同一メモリに対して複数
のメモリアクセス回路をもち、各々のメモリアクセス回
路は異なるメモリアクセス方式を有し、各々のメモリア
クセス回路のヒツト状態を監視することにより、動的に
メモリアクセス方式を切り替えることができ、プログラ
ムとメモリアクセス方式の不一致によるメモリアクセス
ヒツト率の低下を少なくできる効果がある。

【図面の簡単な説明】

図は本発明による動的メモリアクセス方式変更回路の一
実施例を示す系統図である。 １０・・・動的メモリアクセス方式変更回路、１１・・
・インタリーブ方式メモリアクセス回路、１２・・・ダ
イナξツクメモリベージモード方式メモリアクセス回路
、１３・・・メモリアクセスヒツトチェック回路、１４
・・・マルチプレクサ、１５・・・メモリ、１６・・・
アクセスバス。

Claims (1)

【特許請求の範囲】
1. 複数のメモリアクセス回路と、各メモリアクセス回路の
   アクセスヒット状態をチェックするメモリアクセスヒッ
   トチェック回路と、ヒット状態によりメモリアクセス回
   路を切り替えるマルチプレクサとを備え、前記各メモリ
   アクセス回路は同一メモリに対してそれぞれに異なるメ
   モリアクセス方式を有することを特徴とする動的メモリ
   アクセス方式変更回路。