JPH0332079A - Semiconductor light emitting element and manufacture thereof - Google Patents
Semiconductor light emitting element and manufacture thereofInfo
- Publication number
- JPH0332079A JPH0332079A JP1165343A JP16534389A JPH0332079A JP H0332079 A JPH0332079 A JP H0332079A JP 1165343 A JP1165343 A JP 1165343A JP 16534389 A JP16534389 A JP 16534389A JP H0332079 A JPH0332079 A JP H0332079A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- buried
- electrode
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【発明の詳細な説明】
発明の要約
リッジ導波路型半導体発光素子において、埋込層の材料
を高抵抗の半導体材料(たとえばα−31)とすること
により、放熱特性を向上させ、長寿命化を図ることがで
きる。Detailed Description of the Invention Summary of the Invention In a ridge waveguide type semiconductor light emitting device, by using a high resistance semiconductor material (for example α-31) as the material of the buried layer, the heat dissipation characteristics are improved and the life is extended. can be achieved.
発明の背景
技術分野
この発明は半導体発光素子およびその製造方法に関する
。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.
従来技術とその問題点
電流狭窄型の半導体発光素子としてC3P(Chann
eled 5ubstrate Planar) レ
ーザ、TJS(Transverse Junctio
n 5tripe) レーザ、PBR(Polylmj
de Burled Rldge)レーザ等がある。こ
のようなレーザは、いかに簡単でかつ確実なプロセスで
製造できるかによってコストと素子性能が決定される。Conventional technology and its problems As a current confinement type semiconductor light emitting device, C3P (Channel
eled 5ubstrate Planar) laser, TJS (Transverse Junction
n 5tripe) Laser, PBR (Polylmj
lasers, etc. The cost and device performance of such a laser are determined by how simple and reliable the process is to manufacture it.
C8Pレーザの構造の一例が第3図に示されている。こ
のC8Pレーザは次の製造プロセスにより作製される。An example of the structure of a C8P laser is shown in FIG. This C8P laser is manufactured by the following manufacturing process.
n −GaAs基板21に幅5μm程度のストライプ状
のa26を形成しておき、その上に全面が平坦になるよ
うにn AIo、aaGao、e7AS層22を成長
せさる。次にA l O、o 5Gao 、 95AS
活性層23.p−AIcaaGacsyAS層24およ
びn −GaAs層25を順次成長させる。その後、ス
トライプ状溝26に対応する位置にZn拡散を行ないC
Zn拡散領域を符号27で示す)、電流狭窄領域をつく
る。最後に、上下にp−電極28およびn−電極29を
設ける。A stripe-like a26 with a width of about 5 μm is formed on an n-GaAs substrate 21, and an nAIo, aaGao, and e7AS layer 22 is grown thereon so that the entire surface is flat. Next, A l O, o 5Gao, 95AS
Active layer 23. A p-AIcaaGacsyAS layer 24 and an n-GaAs layer 25 are sequentially grown. Thereafter, Zn is diffused into the positions corresponding to the striped grooves 26, and C
A Zn diffusion region is indicated by reference numeral 27) to form a current confinement region. Finally, a p-electrode 28 and an n-electrode 29 are provided on the upper and lower sides.
cspレーザはLP法(Llpuld phase e
pItaxyまたはMOCVD法(Metal−Org
anic Che*1ealVapor Deposi
tion )により製造される。The csp laser uses the LP method (Llpuld phase e
pItaxy or MOCVD method (Metal-Org
anic Che*1eal Vapor Deposit
tion).
このC8Pレーザおよびその製造方法は次の欠点をもつ
。This C8P laser and its manufacturing method have the following drawbacks.
1、)LP法等では良質の結晶成長を得るために結晶成
長前に基板全面を軽くエツチング(ライト・エツチング
)する。しかしながらC8Pレーザでは結晶成長前に基
板に幅5μm程度の微細な溝加工を行なうために、もし
ライト・エツチングしたとすると満の角部がなまってし
まうという問題があるので、ライト・エツチング工程を
省略している。そのために基板表面を滑らかにしないま
ま結晶成長させるので良質の結晶が得にくい。1.) In the LP method, etc., the entire surface of the substrate is lightly etched (light etching) before crystal growth in order to obtain high quality crystal growth. However, with the C8P laser, a fine groove with a width of about 5 μm is machined on the substrate before crystal growth, so if light etching is used, there is a problem that the full corners will be rounded, so the light etching process is omitted. are doing. For this reason, crystal growth is performed without smoothing the substrate surface, making it difficult to obtain high-quality crystals.
2)溝を有する基板への結晶成長には上述のようにLP
法またはMOCVD法しか用いることができない。しか
しながら、これらの方法によって溝をもつ基板表面に結
晶を成長させようとすると、成長速度の面方位依存性の
ために制御しに<<、バック・エツチングが生じたりし
て溝目体の形状を変化させてしまう。2) As mentioned above, LP is used for crystal growth on a substrate with grooves.
Only the MOCVD method or the MOCVD method can be used. However, when trying to grow crystals on the surface of a substrate with grooves using these methods, due to the dependence of the growth rate on the surface orientation, back etching may occur and the shape of the groove bodies may be changed. It changes it.
3)Zn拡散工程においては、マスクを溝の位置と正確
に合わせることが必要なためプロセスが複雑になる。3) In the Zn diffusion process, it is necessary to accurately align the mask with the groove position, which complicates the process.
4)Zn拡散工程自体、正確な温度コントロールと長い
時間を要する。4) The Zn diffusion process itself requires accurate temperature control and a long time.
以上の点から低廉化と性能の安定性について問題がある
。From the above points, there are problems with cost reduction and performance stability.
TJSレーザの構造の一例が第4図に示されている。こ
のTJSレーザの作製プロセスは次の通りである。An example of the structure of a TJS laser is shown in FIG. The manufacturing process of this TJS laser is as follows.
n−GaAs基板上31にn Alo、4Gao、6
As層32゜n −AI Ga As活性層3
3.n−^1c4Gao、e Asyl−)’
層34.p−^1ca Gao、e As層35.モし
てn −GaAs層36を順次成長させる。その後、p
−Zn拡散を所定の領域37に行ない、最後にp−電極
39およびn−電極40を設ける。p”−Zn拡散領域
37から注入された電流は、矢印で示すように、活性層
33を横方向に流れ、ここが一種の電流狭窄領域となる
とともにレーザ発振が生じる発振領域38となる。n Alo, 4 Gao, 6 on n-GaAs substrate 31
As layer 32゜n-AI Ga As active layer 3
3. n-^1c4Gao, e Asyl-)' layer 34. p-^1ca Gao, e As layer 35. Then, the n-GaAs layer 36 is sequentially grown. Then p
-Zn diffusion is performed in a predetermined region 37, and finally a p-electrode 39 and an n-electrode 40 are provided. The current injected from the p''-Zn diffusion region 37 flows laterally through the active layer 33 as shown by the arrow, and this becomes a kind of current confinement region and also becomes an oscillation region 38 where laser oscillation occurs.
TJSレーザは平坦な基板上に結晶を成長させる構造で
あるために結晶成長自体は容易であるが1作製プロセス
に以下のような欠点を有する。Since the TJS laser has a structure in which crystals are grown on a flat substrate, the crystal growth itself is easy, but the manufacturing process has the following drawbacks.
5)Zn拡散工程に正確な温度コントロールと長い時間
を要する。5) The Zn diffusion process requires accurate temperature control and a long time.
6)Zn拡散において、横方向へのZnの拡散も起こる
ため9発振領域の位置制御性に欠ける。6) In Zn diffusion, Zn also diffuses in the lateral direction, resulting in lack of position controllability of the 9 oscillation region.
以上の点から低廉化と性能の安定性に問題がある。From the above points, there are problems with lower cost and stability of performance.
PBRレーザは出願人が提案したもので(たとえば特開
昭83−1221117号公報)、第5図に示すように
、n−GaAs基板41上にn −A I x G a
1 ッA sクラッド層42. GaAs活性層43
. p−AlxGa1−、 Asクラッド層44.お
よびp”−GaAsキャップ層45を1回のプロセスで
成長させ、キャップ層45上に幅5μm前後のストライ
プ状エツチング◆マスク47を、たとえばフォトレジス
トにより形成する(第5図(a))。次に第5図(b)
において、クラッド層44およびキャップ層45のマス
ク47で覆われていない部分をクラッド層44の途中ま
でエツチング(化学エツチングまたはドライエツチング
)することによりリッジ部を形成する。さらに第5図(
C)において、エツチング・マスク47を除去した後、
半導体ウェハ全面に、上面が平坦になる程厚く耐熱性ポ
リイミド樹脂48を塗布し硬化させる。The PBR laser was proposed by the applicant (for example, Japanese Unexamined Patent Publication No. 83-1221117), and as shown in FIG.
1 As cladding layer 42. GaAs active layer 43
.. p-AlxGa1-, As cladding layer 44. Then, a p''-GaAs cap layer 45 is grown in one process, and a stripe-shaped etching mask 47 with a width of about 5 μm is formed on the cap layer 45 using, for example, photoresist (FIG. 5(a)).Next. Figure 5(b)
In this step, a ridge portion is formed by etching (chemical etching or dry etching) the portions of the cladding layer 44 and the cap layer 45 that are not covered by the mask 47 to the middle of the cladding layer 44. Furthermore, Figure 5 (
In C), after removing the etching mask 47,
A heat-resistant polyimide resin 48 is applied to the entire surface of the semiconductor wafer so thickly that the upper surface becomes flat and cured.
この後、第5図(d)において、樹脂48を、リッジ部
の頂上に達するまで酸素プラズマによるアッシングによ
り除去する。最後に、第5図(e)に示すように上部お
よび下部にそれぞれp側電極49゜n側電極50を蒸着
する。Thereafter, in FIG. 5(d), the resin 48 is removed by ashing using oxygen plasma until it reaches the top of the ridge portion. Finally, as shown in FIG. 5(e), a p-side electrode 49° and an n-side electrode 50 are deposited on the upper and lower parts, respectively.
キャップ層45と樹脂48の上面は面一となり平坦であ
り、これらの上面全面にわたって電極が形成されている
。リッジ部の両側の低地部がポリイミド樹脂48で埋め
られている形となっている。The upper surfaces of the cap layer 45 and the resin 48 are flush with each other and are flat, and electrodes are formed over the entire upper surfaces thereof. The low-lying parts on both sides of the ridge part are filled with polyimide resin 48.
このようにして得られたPBR半導体レーザに電極49
から電極50に向って電流を流すと、リッジ両側の低地
部には樹脂48があるために電流が流れず、リッジ部の
みに電流が集中する。その結果リッジ下部の活性層43
部分のみが発光部となり横モード制御されたレーザ発振
する。The electrode 49 is attached to the PBR semiconductor laser thus obtained.
When a current is passed from the electrode 50 toward the electrode 50, the current does not flow in the low-lying parts on both sides of the ridge because of the resin 48, and the current concentrates only in the ridge part. As a result, the active layer 43 below the ridge
Only that part becomes a light emitting part and emits laser oscillation controlled in transverse mode.
このPBRレーザは成長、エツチング・プロセスが共に
1回で済むため低廉化が可能である。Since this PBR laser requires only one growth and etching process, it is possible to reduce the cost.
また、平坦な基板への結晶成長であり、しかも制御性に
優れたエツチング・プロセスを採用しているため素子性
能の安定性が高いという特徴を有する。Furthermore, since crystal growth is performed on a flat substrate and an etching process with excellent controllability is adopted, the device performance is highly stable.
さらに、リッジが形成された上面が平坦であるために、
いわゆるジャンクション・ダウンのマウント(上下をひ
つくりかえして基板を上にした実装法で放熱特性がよい
)が可能であり高出力化が期待できる。Furthermore, since the top surface on which the ridge is formed is flat,
It is possible to perform so-called junction-down mounting (a mounting method in which the top and bottom are reversed so that the board is facing up, which has good heat dissipation characteristics), and high output can be expected.
しかしながら、リッジ部の埋込みに用いているポリイミ
ド樹脂は電気的絶縁性と熱膨脹の点においては優れた特
性を有するものの、熱電導性が悪いため発振領域で発生
する熱を効率よく外部に放出することができない。上述
のジャンクション・ダウン法を用いたとしても放熱の効
率が上がらず素子寿命を改善できない。However, although the polyimide resin used to fill the ridge has excellent properties in terms of electrical insulation and thermal expansion, its poor thermal conductivity makes it difficult to efficiently release the heat generated in the oscillation region to the outside. I can't. Even if the above-mentioned junction down method is used, the efficiency of heat dissipation does not increase and the life of the element cannot be improved.
発明の概要
この発明はPBRレーザの低廉化の可能性と特性の安定
性(高い歩留り)を維持しつつ放熱特性を向上させて素
子寿命を改善することを目的とする。SUMMARY OF THE INVENTION The object of the present invention is to improve the heat dissipation characteristics of a PBR laser while maintaining the possibility of cost reduction and the stability of characteristics (high yield), thereby improving the device life.
この発明は、リッジ型半導体発光素子において、リッジ
部の両側の低地部にリッジ上面とほぼ同一面高さまで高
抵抗の半導体材料による埋込層が設けられ、リッジ上面
および上記埋込層上面に電極が形成されていることを特
徴とする。The present invention provides a ridge-type semiconductor light emitting device, in which a buried layer made of a high-resistance semiconductor material is provided in a low-lying portion on both sides of a ridge portion to a height almost flush with the top surface of the ridge, and electrodes are provided on the top surface of the ridge and the top surface of the buried layer. It is characterized by the formation of
この発明による半導体発光素子の製造方法は。A method of manufacturing a semiconductor light emitting device according to the present invention is as follows.
半導体ウェハにリッジ部を形成し、リッジ部を埋込むよ
うにその周囲に、高抵抗の半導体材料による多結晶また
はアモルファス埋込層を形成し。A ridge portion is formed on a semiconductor wafer, and a polycrystalline or amorphous buried layer made of a high-resistance semiconductor material is formed around the ridge portion so as to bury the ridge portion.
その後リッジ上部が露出するまで埋込層をエツチングに
より除去し、その上から電極を形成することを特徴とす
る。The buried layer is then removed by etching until the upper part of the ridge is exposed, and an electrode is formed thereon.
埋込層に使用される高抵抗の半導体材料は、半導体ウェ
ハよりも電気伝導度が悪く、熱伝導度および熱膨脹係数
が半導体ウェハ材料と同程度(好ましくは差が2桁以内
)のものであり、たとえばアモルファス・シリコン(α
−8t) 、ジンク・サルファ(Zn5)、ガ、リウム
・アンチモン(Ga5b)等がある。とくに半導体ウェ
ハがGaAs系の場合には格子定数等の物理的特性がよ
く似ているα−Stを用いることが好ましく、α−3l
は熱伝導度が高く使用するのに好適である。The high-resistance semiconductor material used for the buried layer has poorer electrical conductivity than the semiconductor wafer, and has a thermal conductivity and coefficient of thermal expansion similar to (preferably within two orders of magnitude) the semiconductor wafer material. , for example, amorphous silicon (α
-8t), zinc sulfur (Zn5), moth, lium antimony (Ga5b), etc. In particular, when the semiconductor wafer is GaAs-based, it is preferable to use α-St, which has very similar physical properties such as lattice constant, and α-3l
is suitable for use due to its high thermal conductivity.
多結晶またはアモルファス埋込層の形成には蒸着法やス
パッタ法等がある。The polycrystalline or amorphous buried layer can be formed using a vapor deposition method, a sputtering method, or the like.
この発明によると上述のPBRレーザと同じように低置
でしかも性能の安定性が優れた発光素子が得られる。埋
込み材として、α−8lのような高抵抗半導体材料を用
いているので放熱特性が改善される。そして放熱特性向
上によりジャンクション・ダウン実装を有効に活用でき
、素子の長寿命化が期待できる。このジャンクション・
ダウン実装において、 Inを含む導電性接着剤を用い
ても。According to this invention, it is possible to obtain a light emitting element that can be placed at a low location and has excellent stability of performance, like the above-mentioned PBR laser. Since a high-resistance semiconductor material such as α-8l is used as the embedding material, heat dissipation characteristics are improved. By improving heat dissipation characteristics, junction-down mounting can be used effectively, and the lifespan of the device can be extended. This junction
In down mounting, a conductive adhesive containing In can also be used.
Slは1nを付着させないので、接着剤による電気的シ
ョートの危険性を少なくすることができる。Since Sl does not allow 1n to adhere, the risk of electrical shorts caused by the adhesive can be reduced.
実施例の説明
第1図はこの発明の実施例におけるリッジ導波路型半導
体レーザを示す斜視図であり、第2図にその製造工程が
示されている。第1図に示す半導体レーザの構造は、そ
の製造工程を説明することによって明らかとなるので、
第2図を参照してこの半導体レーザの製造方法について
説明する。DESCRIPTION OF THE EMBODIMENTS FIG. 1 is a perspective view showing a ridge waveguide type semiconductor laser according to an embodiment of the present invention, and FIG. 2 shows its manufacturing process. The structure of the semiconductor laser shown in FIG. 1 will become clear by explaining its manufacturing process.
A method of manufacturing this semiconductor laser will be explained with reference to FIG.
第2図(a)に示すように、n−GaAs基板1上に、
n−GaAs層2.n−AlGaAs層3.GRIN(
Graded−Index) −AlGaAs層4.超
格子による量子井戸活性層5.GRIN−AlGaAs
層6゜p −AlGaAs層7およびp−GaAs層8
を1回の結晶成長プロセスにより成長させ、この半導体
ウェハ上に幅5μm前後のストライプ状エツチング・マ
スクlOをフォトリソグラフィ工程により形成する。こ
のマスクIOはたとえばGrAuによるオーミック電極
と兼用させることが好ましい。As shown in FIG. 2(a), on the n-GaAs substrate 1,
n-GaAs layer 2. n-AlGaAs layer 3. GRIN(
Graded-Index) -AlGaAs layer 4. Quantum well active layer by superlattice 5. GRIN-AlGaAs
Layer 6゜p-AlGaAs layer 7 and p-GaAs layer 8
is grown by a single crystal growth process, and a striped etching mask lO having a width of approximately 5 μm is formed on this semiconductor wafer by a photolithography process. Preferably, this mask IO also serves as an ohmic electrode made of GrAu, for example.
次に第2図(b)に示すように、たとえばB C13ガ
スを用いたRIE (リアクティブ・イオン・エツチン
グ)広によりp −GaAs層8およびp−AlGaA
s層7のマスクlOにより覆われていない部分をp −
AlGaAs層7の途中まで除去し、リッジ部を形成す
る。エツチングは化学的エツチングのみならずドライ・
エツチングでもよい。またリッジ部の幅、高さは求める
導波モードにより決定すればよい。Next, as shown in FIG. 2(b), the p-GaAs layer 8 and the p-AlGaA
The portion of the s layer 7 not covered by the mask IO is p −
The AlGaAs layer 7 is removed halfway to form a ridge portion. Etching is not only chemical etching but also dry etching.
Etching is also acceptable. Further, the width and height of the ridge portion may be determined depending on the desired waveguide mode.
さらに第2図(C)に示すように、半導体ウェハ全面に
上面がほぼ平坦になるまで、たとえばα−81による埋
込層9を真空蒸着法により形成し、リッジ部を埋込む。Further, as shown in FIG. 2C, a buried layer 9 made of, for example, α-81 is formed by vacuum evaporation over the entire surface of the semiconductor wafer until the upper surface becomes substantially flat, thereby burying the ridge portion.
続いて第2図(d)に示すように、CF4ガスを用いた
RIE法により、α−5l埋込層9をマスク電極lOが
露出するまで除去する。Subsequently, as shown in FIG. 2(d), the α-5l buried layer 9 is removed by RIE using CF4 gas until the mask electrode IO is exposed.
最後に、第2図(e)に示すように上部および下部の全
面にそれぞれp側電極(TIPtAu) 11. n側
電極(AuGeN1) 12を蒸着して工程を終える。Finally, as shown in FIG. 2(e), p-side electrodes (TIPtAu) 11. are placed on the entire upper and lower surfaces, respectively. The process is completed by depositing an n-side electrode (AuGeN1) 12.
り”−GaAs層8とα−8l埋込層9の上面は面一と
なり平坦であり、これらの上面全面にわたって電極11
が形成されている。リッジ部の両側の低地部がα−St
で埋められている形となっている。The upper surfaces of the α-GaAs layer 8 and the α-8L buried layer 9 are flush and flat, and the electrodes 11 are formed over the entire upper surface.
is formed. The lowland areas on both sides of the ridge are α-St.
It is filled with
最後に行なわれる個別素子化1組立は一般的な方法を用
いればよい。The final assembly of individual elements may be performed using a general method.
このようにして得られた半導体レーザ素子に電極11か
ら12に向って電流を流すと、リッジ両側の低地部には
埋込層9があるために電流が流れず。When a current is passed from the electrodes 11 to 12 in the semiconductor laser device thus obtained, no current flows in the low-lying areas on both sides of the ridge because of the buried layers 9.
リッジ部のみに電流が集中する。その結果リッジ下部の
活性層5部分のみが発光部となり横モード制御されたレ
ーザ発振する。Current concentrates only on the ridge. As a result, only the portion of the active layer 5 below the ridge becomes a light emitting portion and oscillates in a transverse mode controlled manner.
α−3iは電気抵抗が大きく絶縁性が良好であるばかり
でなく、熱膨脹係数および熱伝導度が素子材料のGap
sとほぼ同程度であるのでレーザ素子に歪応力を与える
ことなく熱放散特性の改善が可能である。したがって長
寿命化が期待できる。α-3i not only has high electrical resistance and good insulation properties, but also has a thermal expansion coefficient and thermal conductivity that are close to the gap between the element materials.
Since it is approximately the same as s, it is possible to improve the heat dissipation characteristics without applying strain stress to the laser element. Therefore, a longer life can be expected.
上記実施例において、p、nの導電型をすべて反転させ
てもよいのはいうまでもない。また活性層は通常の2重
異種接合構造でも、量子井戸構造であってもかまわない
。さらに分布帰還型であってもよい。半導体ウェハはG
aAs系に限られないのはいうまでもない。さらにこの
発明は半導体レーザのみならず発光ダイオードにも適用
可能である。In the above embodiment, it goes without saying that the p and n conductivity types may all be reversed. Further, the active layer may have a normal double heterojunction structure or a quantum well structure. Furthermore, a distributed feedback type may be used. Semiconductor wafer is G
Needless to say, it is not limited to the aAs type. Furthermore, the present invention is applicable not only to semiconductor lasers but also to light emitting diodes.
第1図はこの発明の実施例を示すもので、リッジ型半導
体レーザの斜視図、第2図(a)〜(e)はこの半導体
レーザの製造工程を示すものである。
第3図から第5図は従来例を示すもので、第3図はC8
Pレーザの構成を示す断面図、第4図はTJSレーザの
構成を示す断面図、第5図(a)〜(e)はPBRレー
ザの製造工程を示すものである。
9・・・α−8l埋込層。
LO・・・
CrAuオー
ツク電極兼エツチング
・マスク。
11・・・p
−電極
(TIPtAu)
以
上FIG. 1 shows an embodiment of the present invention, and is a perspective view of a ridge type semiconductor laser, and FIGS. 2(a) to 2(e) show the manufacturing process of this semiconductor laser. Figures 3 to 5 show conventional examples, and Figure 3 is a C8
FIG. 4 is a sectional view showing the structure of a P laser, FIG. 4 is a sectional view showing the structure of a TJS laser, and FIGS. 5(a) to 5(e) show the manufacturing process of a PBR laser. 9...α-8l buried layer. LO... CrAu oak electrode and etching mask. 11...p-electrode (TIPtAu) or more
Claims (3)
側の低地部にリッジ上面とほぼ同一面高さまで高抵抗の
半導体材料による埋込層が設けられ、リッジ上面および
上記埋込層上面に電極が形成されている半導体発光素子
。(1) In a ridge-type semiconductor light-emitting device, a buried layer made of a high-resistance semiconductor material is provided on the low-lying portions on both sides of the ridge portion to almost the same height as the top surface of the ridge, and electrodes are provided on the top surface of the ridge and the top surface of the buried layer. A semiconductor light emitting device is formed.
込むようにその周囲に、高抵抗の半導体材料による多結
晶またはアモルファス埋込層を形成し、その後リッジ上
部が露出するまで埋込層をエッチングにより除去し、そ
の上から電極を形成する半導体発光素子の製造方法。(2) Form a ridge on a semiconductor wafer, form a polycrystalline or amorphous buried layer made of a high-resistance semiconductor material around the ridge so as to bury the ridge, and then layer the buried layer until the upper part of the ridge is exposed. A method for manufacturing a semiconductor light-emitting device, in which the electrode is removed by etching and an electrode is formed on top of it.
このマスクの周囲をエッチングにより除去することによ
り上記リッジ部を形成する請求項(2)に記載の半導体
発光素子の製造方法。(3) Forming a mask with electrode material on the semiconductor wear,
3. The method of manufacturing a semiconductor light emitting device according to claim 2, wherein the ridge portion is formed by removing the periphery of the mask by etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165343A JPH0332079A (en) | 1989-06-29 | 1989-06-29 | Semiconductor light emitting element and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165343A JPH0332079A (en) | 1989-06-29 | 1989-06-29 | Semiconductor light emitting element and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332079A true JPH0332079A (en) | 1991-02-12 |
Family
ID=15810542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165343A Pending JPH0332079A (en) | 1989-06-29 | 1989-06-29 | Semiconductor light emitting element and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332079A (en) |
-
1989
- 1989-06-29 JP JP1165343A patent/JPH0332079A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705142B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JPH0332080A (en) | Semiconductor light emitting element and manufacture thereof | |
| JPH07221392A (en) | Quantum wire manufacturing method, quantum wire, quantum wire laser, quantum wire laser manufacturing method, diffraction grating manufacturing method, and distributed feedback semiconductor laser | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5336635A (en) | Manufacturing method of semiconductor laser of patterned-substrate type | |
| JP3510305B2 (en) | Semiconductor laser manufacturing method and semiconductor laser | |
| EP0209387A2 (en) | Semiconductor laser device | |
| JPH10229246A (en) | Ridge type semiconductor laser diode and method of manufacturing the same | |
| EP0473443B1 (en) | Buried-stripe type semiconductor laser device | |
| US5182228A (en) | Method of manufacturing a semiconductor light-emitting device | |
| JPH0332079A (en) | Semiconductor light emitting element and manufacture thereof | |
| JPH0560275B2 (en) | ||
| JP2840833B2 (en) | Semiconductor laser manufacturing method | |
| US20050141578A1 (en) | Laser diode structure with blocking layer | |
| JP3022351B2 (en) | Optical semiconductor device and method of manufacturing the same | |
| JPH07235725A (en) | Semiconductor laser device and manufacturing method thereof | |
| JPH0677588A (en) | Semiconductor laser and manufacture thereof | |
| JP2708949B2 (en) | Method of manufacturing semiconductor laser device | |
| JP2586826B2 (en) | AlGaInP-based semiconductor laser and its manufacturing method | |
| JPH11274641A (en) | Semiconductor device and method of manufacturing the same | |
| JPH03185889A (en) | Semiconductor laser device and its manufacturing method | |
| JP2812187B2 (en) | Manufacturing method of semiconductor laser | |
| JPH0766992B2 (en) | AlGaInP semiconductor laser and manufacturing method thereof | |
| JPH0537070A (en) | Method for manufacturing distributed feedback semiconductor laser device | |
| JPH067621B2 (en) | Semiconductor laser device and method of manufacturing the same |