JPH0332079A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 リッジ導波路型半導体発光素子において、埋込層の材料
を高抵抗の半導体材料（たとえばα−３１）とすること
により、放熱特性を向上させ、長寿命化を図ることがで
きる。

発明の背景 技術分野 この発明は半導体発光素子およびその製造方法に関する
。

従来技術とその問題点 電流狭窄型の半導体発光素子としてＣ３Ｐ（Ｃｈａｎｎ
ｅｌｅｄ　５ｕｂｓｔｒａｔｅ　Ｐｌａｎａｒ）　　レ
ーザ、ＴＪＳ（Ｔｒａｎｓｖｅｒｓｅ　Ｊｕｎｃｔｉｏ
ｎ　５ｔｒｉｐｅ）　レーザ、ＰＢＲ（Ｐｏｌｙｌｍｊ
ｄｅ　Ｂｕｒｌｅｄ　Ｒｌｄｇｅ）レーザ等がある。こ
のようなレーザは、いかに簡単でかつ確実なプロセスで
製造できるかによってコストと素子性能が決定される。

Ｃ８Ｐレーザの構造の一例が第３図に示されている。こ
のＣ８Ｐレーザは次の製造プロセスにより作製される。

ｎ　−ＧａＡｓ基板２１に幅５μｍ程度のストライプ状
のａ２６を形成しておき、その上に全面が平坦になるよ
うにｎ　　ＡＩｏ、ａａＧａｏ、ｅ７ＡＳ層２２を成長
せさる。次にＡ　ｌ　Ｏ、ｏ　５Ｇａｏ　、　９５ＡＳ
活性層２３．ｐ−ＡＩｃａａＧａｃｓｙＡＳ層２４およ
びｎ　−ＧａＡｓ層２５を順次成長させる。その後、ス
トライプ状溝２６に対応する位置にＺｎ拡散を行ないＣ
Ｚｎ拡散領域を符号２７で示す）、電流狭窄領域をつく
る。最後に、上下にｐ−電極２８およびｎ−電極２９を
設ける。

ｃｓｐレーザはＬＰ法（Ｌｌｐｕｌｄ　ｐｈａｓｅ　ｅ
ｐＩｔａｘｙまたはＭＯＣＶＤ法（Ｍｅｔａｌ−Ｏｒｇ
ａｎｉｃ　Ｃｈｅ＊１ｅａｌＶａｐｏｒ　Ｄｅｐｏｓｉ
ｔｉｏｎ　）により製造される。

このＣ８Ｐレーザおよびその製造方法は次の欠点をもつ
。

１、）ＬＰ法等では良質の結晶成長を得るために結晶成
長前に基板全面を軽くエツチング（ライト・エツチング
）する。しかしながらＣ８Ｐレーザでは結晶成長前に基
板に幅５μｍ程度の微細な溝加工を行なうために、もし
ライト・エツチングしたとすると満の角部がなまってし
まうという問題があるので、ライト・エツチング工程を
省略している。そのために基板表面を滑らかにしないま
ま結晶成長させるので良質の結晶が得にくい。

２）溝を有する基板への結晶成長には上述のようにＬＰ
法またはＭＯＣＶＤ法しか用いることができない。しか
しながら、これらの方法によって溝をもつ基板表面に結
晶を成長させようとすると、成長速度の面方位依存性の
ために制御しに＜＜、バック・エツチングが生じたりし
て溝目体の形状を変化させてしまう。

３）Ｚｎ拡散工程においては、マスクを溝の位置と正確
に合わせることが必要なためプロセスが複雑になる。

４）Ｚｎ拡散工程自体、正確な温度コントロールと長い
時間を要する。

以上の点から低廉化と性能の安定性について問題がある
。

ＴＪＳレーザの構造の一例が第４図に示されている。こ
のＴＪＳレーザの作製プロセスは次の通りである。

ｎ−ＧａＡｓ基板上３１にｎ　　Ａｌｏ、４Ｇａｏ、６
　Ａｓ層３２゜ｎ　−ＡＩ　　Ｇａ　　　Ａｓ活性層３
３．ｎ−＾１ｃ４Ｇａｏ、ｅ　Ａｓｙｌ−）’ 層３４．ｐ−＾１ｃａ　Ｇａｏ、ｅ　Ａｓ層３５．モし
てｎ　−ＧａＡｓ層３６を順次成長させる。その後、ｐ
−Ｚｎ拡散を所定の領域３７に行ない、最後にｐ−電極
３９およびｎ−電極４０を設ける。ｐ”−Ｚｎ拡散領域
３７から注入された電流は、矢印で示すように、活性層
３３を横方向に流れ、ここが一種の電流狭窄領域となる
とともにレーザ発振が生じる発振領域３８となる。

ＴＪＳレーザは平坦な基板上に結晶を成長させる構造で
あるために結晶成長自体は容易であるが１作製プロセス
に以下のような欠点を有する。

５）Ｚｎ拡散工程に正確な温度コントロールと長い時間
を要する。

６）Ｚｎ拡散において、横方向へのＺｎの拡散も起こる
ため９発振領域の位置制御性に欠ける。

以上の点から低廉化と性能の安定性に問題がある。

ＰＢＲレーザは出願人が提案したもので（たとえば特開
昭８３−１２２１１１７号公報）、第５図に示すように
、ｎ−ＧａＡｓ基板４１上にｎ　−Ａ　Ｉ　ｘ　Ｇ　ａ
　１　ッＡ　ｓクラッド層４２．　ＧａＡｓ活性層４３
．　　ｐ−ＡｌｘＧａ１−、　Ａｓクラッド層４４．お
よびｐ”−ＧａＡｓキャップ層４５を１回のプロセスで
成長させ、キャップ層４５上に幅５μｍ前後のストライ
プ状エツチング◆マスク４７を、たとえばフォトレジス
トにより形成する（第５図（ａ））。次に第５図（ｂ）
において、クラッド層４４およびキャップ層４５のマス
ク４７で覆われていない部分をクラッド層４４の途中ま
でエツチング（化学エツチングまたはドライエツチング
）することによりリッジ部を形成する。さらに第５図（
Ｃ）において、エツチング・マスク４７を除去した後、
半導体ウェハ全面に、上面が平坦になる程厚く耐熱性ポ
リイミド樹脂４８を塗布し硬化させる。

この後、第５図（ｄ）において、樹脂４８を、リッジ部
の頂上に達するまで酸素プラズマによるアッシングによ
り除去する。最後に、第５図（ｅ）に示すように上部お
よび下部にそれぞれｐ側電極４９゜ｎ側電極５０を蒸着
する。

キャップ層４５と樹脂４８の上面は面一となり平坦であ
り、これらの上面全面にわたって電極が形成されている
。リッジ部の両側の低地部がポリイミド樹脂４８で埋め
られている形となっている。

このようにして得られたＰＢＲ半導体レーザに電極４９
から電極５０に向って電流を流すと、リッジ両側の低地
部には樹脂４８があるために電流が流れず、リッジ部の
みに電流が集中する。その結果リッジ下部の活性層４３
部分のみが発光部となり横モード制御されたレーザ発振
する。

このＰＢＲレーザは成長、エツチング・プロセスが共に
１回で済むため低廉化が可能である。

また、平坦な基板への結晶成長であり、しかも制御性に
優れたエツチング・プロセスを採用しているため素子性
能の安定性が高いという特徴を有する。

さらに、リッジが形成された上面が平坦であるために、
いわゆるジャンクション・ダウンのマウント（上下をひ
つくりかえして基板を上にした実装法で放熱特性がよい
）が可能であり高出力化が期待できる。

しかしながら、リッジ部の埋込みに用いているポリイミ
ド樹脂は電気的絶縁性と熱膨脹の点においては優れた特
性を有するものの、熱電導性が悪いため発振領域で発生
する熱を効率よく外部に放出することができない。上述
のジャンクション・ダウン法を用いたとしても放熱の効
率が上がらず素子寿命を改善できない。

発明の概要 この発明はＰＢＲレーザの低廉化の可能性と特性の安定
性（高い歩留り）を維持しつつ放熱特性を向上させて素
子寿命を改善することを目的とする。

この発明は、リッジ型半導体発光素子において、リッジ
部の両側の低地部にリッジ上面とほぼ同一面高さまで高
抵抗の半導体材料による埋込層が設けられ、リッジ上面
および上記埋込層上面に電極が形成されていることを特
徴とする。

この発明による半導体発光素子の製造方法は。

半導体ウェハにリッジ部を形成し、リッジ部を埋込むよ
うにその周囲に、高抵抗の半導体材料による多結晶また
はアモルファス埋込層を形成し。

その後リッジ上部が露出するまで埋込層をエツチングに
より除去し、その上から電極を形成することを特徴とす
る。

埋込層に使用される高抵抗の半導体材料は、半導体ウェ
ハよりも電気伝導度が悪く、熱伝導度および熱膨脹係数
が半導体ウェハ材料と同程度（好ましくは差が２桁以内
）のものであり、たとえばアモルファス・シリコン（α
−８ｔ）　、ジンク・サルファ（Ｚｎ５）、ガ、リウム
・アンチモン（Ｇａ５ｂ）等がある。とくに半導体ウェ
ハがＧａＡｓ系の場合には格子定数等の物理的特性がよ
く似ているα−Ｓｔを用いることが好ましく、α−３ｌ
は熱伝導度が高く使用するのに好適である。

多結晶またはアモルファス埋込層の形成には蒸着法やス
パッタ法等がある。

この発明によると上述のＰＢＲレーザと同じように低置
でしかも性能の安定性が優れた発光素子が得られる。埋
込み材として、α−８ｌのような高抵抗半導体材料を用
いているので放熱特性が改善される。そして放熱特性向
上によりジャンクション・ダウン実装を有効に活用でき
、素子の長寿命化が期待できる。このジャンクション・
ダウン実装において、　Ｉｎを含む導電性接着剤を用い
ても。

Ｓｌは１ｎを付着させないので、接着剤による電気的シ
ョートの危険性を少なくすることができる。

実施例の説明 第１図はこの発明の実施例におけるリッジ導波路型半導
体レーザを示す斜視図であり、第２図にその製造工程が
示されている。第１図に示す半導体レーザの構造は、そ
の製造工程を説明することによって明らかとなるので、
第２図を参照してこの半導体レーザの製造方法について
説明する。

第２図（ａ）に示すように、ｎ−ＧａＡｓ基板１上に、
ｎ−ＧａＡｓ層２．ｎ−ＡｌＧａＡｓ層３．ＧＲＩＮ（
Ｇｒａｄｅｄ−Ｉｎｄｅｘ）　−ＡｌＧａＡｓ層４．超
格子による量子井戸活性層５．ＧＲＩＮ−ＡｌＧａＡｓ
層６゜ｐ　−ＡｌＧａＡｓ層７およびｐ−ＧａＡｓ層８
を１回の結晶成長プロセスにより成長させ、この半導体
ウェハ上に幅５μｍ前後のストライプ状エツチング・マ
スクｌＯをフォトリソグラフィ工程により形成する。こ
のマスクＩＯはたとえばＧｒＡｕによるオーミック電極
と兼用させることが好ましい。

次に第２図（ｂ）に示すように、たとえばＢ　Ｃ１３ガ
スを用いたＲＩＥ　（リアクティブ・イオン・エツチン
グ）広によりｐ　−ＧａＡｓ層８およびｐ−ＡｌＧａＡ
ｓ層７のマスクｌＯにより覆われていない部分をｐ　−
ＡｌＧａＡｓ層７の途中まで除去し、リッジ部を形成す
る。エツチングは化学的エツチングのみならずドライ・
エツチングでもよい。またリッジ部の幅、高さは求める
導波モードにより決定すればよい。

さらに第２図（Ｃ）に示すように、半導体ウェハ全面に
上面がほぼ平坦になるまで、たとえばα−８１による埋
込層９を真空蒸着法により形成し、リッジ部を埋込む。

続いて第２図（ｄ）に示すように、ＣＦ４ガスを用いた
ＲＩＥ法により、α−５ｌ埋込層９をマスク電極ｌＯが
露出するまで除去する。

最後に、第２図（ｅ）に示すように上部および下部の全
面にそれぞれｐ側電極（ＴＩＰｔＡｕ）　１１．　ｎ側
電極（ＡｕＧｅＮ１）　１２を蒸着して工程を終える。

り”−ＧａＡｓ層８とα−８ｌ埋込層９の上面は面一と
なり平坦であり、これらの上面全面にわたって電極１１
が形成されている。リッジ部の両側の低地部がα−Ｓｔ
で埋められている形となっている。

最後に行なわれる個別素子化１組立は一般的な方法を用
いればよい。

このようにして得られた半導体レーザ素子に電極１１か
ら１２に向って電流を流すと、リッジ両側の低地部には
埋込層９があるために電流が流れず。

リッジ部のみに電流が集中する。その結果リッジ下部の
活性層５部分のみが発光部となり横モード制御されたレ
ーザ発振する。

α−３ｉは電気抵抗が大きく絶縁性が良好であるばかり
でなく、熱膨脹係数および熱伝導度が素子材料のＧａｐ
ｓとほぼ同程度であるのでレーザ素子に歪応力を与える
ことなく熱放散特性の改善が可能である。したがって長
寿命化が期待できる。

上記実施例において、ｐ、ｎの導電型をすべて反転させ
てもよいのはいうまでもない。また活性層は通常の２重
異種接合構造でも、量子井戸構造であってもかまわない
。さらに分布帰還型であってもよい。半導体ウェハはＧ
ａＡｓ系に限られないのはいうまでもない。さらにこの
発明は半導体レーザのみならず発光ダイオードにも適用
可能である。

【図面の簡単な説明】

第１図はこの発明の実施例を示すもので、リッジ型半導
体レーザの斜視図、第２図（ａ）〜（ｅ）はこの半導体
レーザの製造工程を示すものである。 第３図から第５図は従来例を示すもので、第３図はＣ８
Ｐレーザの構成を示す断面図、第４図はＴＪＳレーザの
構成を示す断面図、第５図（ａ）〜（ｅ）はＰＢＲレー
ザの製造工程を示すものである。 ９・・・α−８ｌ埋込層。 ＬＯ・・・ ＣｒＡｕオー ツク電極兼エツチング ・マスク。 １１・・・ｐ −電極 （ＴＩＰｔＡｕ） 以 上

Claims (3)

【特許請求の範囲】
1. （１）リッジ型半導体発光素子において、リッジ部の両
   側の低地部にリッジ上面とほぼ同一面高さまで高抵抗の
   半導体材料による埋込層が設けられ、リッジ上面および
   上記埋込層上面に電極が形成されている半導体発光素子
   。
2. （２）半導体ウェハにリッジ部を形成し、リッジ部を埋
   込むようにその周囲に、高抵抗の半導体材料による多結
   晶またはアモルファス埋込層を形成し、その後リッジ上
   部が露出するまで埋込層をエッチングにより除去し、そ
   の上から電極を形成する半導体発光素子の製造方法。
3. （３）半導体ウェアに電極材料によりマスクを形成し、
   このマスクの周囲をエッチングにより除去することによ
   り上記リッジ部を形成する請求項（２）に記載の半導体
   発光素子の製造方法。