JPH0332243B2 - - Google Patents

Info

Publication number
JPH0332243B2
JPH0332243B2 JP56090305A JP9030581A JPH0332243B2 JP H0332243 B2 JPH0332243 B2 JP H0332243B2 JP 56090305 A JP56090305 A JP 56090305A JP 9030581 A JP9030581 A JP 9030581A JP H0332243 B2 JPH0332243 B2 JP H0332243B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
circuit
comparator
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56090305A
Other languages
Japanese (ja)
Other versions
JPS57206103A (en
Inventor
Saburo Funada
Tatsuhiko Ookuma
Kazumasa Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP56090305A priority Critical patent/JPS57206103A/en
Publication of JPS57206103A publication Critical patent/JPS57206103A/en
Publication of JPH0332243B2 publication Critical patent/JPH0332243B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は効率を改善するとともに、歪率をも改
善した電圧切替方式の増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage switching type amplifier circuit that improves efficiency and distortion rate.

従来、B級電力増幅回路より高効率を得ること
ができる電圧切替方式の増幅回路はたとえばプツ
シユプル増幅回路を例に示せば第1図に示す如く
構成されていた。すなわち低電圧電源+VL(−
VL)に接続されて負荷を駆動する出力トランジ
スタ1,1′と、高電圧電源+VH(−VH)に接続
されて負荷を駆動する出力トランジスタ2,2′
と、入力信号電圧を予め設定した電圧(以下、比
較電圧と記す)と比較する図示しない比較器と、
入力信号電圧が比較電圧以下のときの比較器の出
力によりオン状態となつて入力信号を出力トラン
ジスタ1,1′に導くスイツチ手段3,3′と、入
力信号電圧が比較電圧を越えたときの比較器の出
力によりオン状態となつて入力信号を出力トラン
ジスタ2,2′に導くスイツチ手段4,4′とから
構成されていた。なお5は駆動回路である。
Conventionally, a voltage switching type amplifier circuit that can obtain higher efficiency than a class B power amplifier circuit has been constructed as shown in FIG. 1, taking a push-pull amplifier circuit as an example. In other words, low voltage power supply +V L (-
Output transistors 1 and 1' are connected to V L ) to drive a load, and output transistors 2 and 2' are connected to a high voltage power supply +V H (-V H ) to drive a load.
and a comparator (not shown) that compares the input signal voltage with a preset voltage (hereinafter referred to as a comparison voltage);
Switch means 3, 3' are turned on by the output of the comparator when the input signal voltage is below the comparison voltage, and lead the input signal to the output transistors 1, 1'; It consisted of switch means 4, 4' which are turned on by the output of the comparator and guide the input signal to the output transistors 2, 2'. Note that 5 is a drive circuit.

第1図の如く構成した従来の電圧切替方式の増
幅回路によれば、入力信号電圧の大小により出力
トランジスタを切替えて、第2図の曲線aに示す
如く、第2図の曲線bに示す従来のB級電力増幅
回路の効率より高効率を得ていた。
According to the conventional voltage switching type amplifier circuit configured as shown in FIG. 1, the output transistor is switched depending on the magnitude of the input signal voltage. The efficiency was higher than that of the class B power amplifier circuit.

しかし上記した従来の増幅回路によれば、低電
圧電源に接続された出力トランジスタから高電圧
電源に接続された出力トランジスタに切替るとき
にスイツチ歪が発生して、特性が悪くなる欠点が
あつた。また低い周波数においては負帰還が十分
にかかるので歪率は余り悪化しないが、高い周波
数になると位相補償等のために帰還量が少なくな
り歪率を良くすることが困難であるという欠点が
あつた。
However, the conventional amplifier circuit described above has the drawback that switch distortion occurs when switching from an output transistor connected to a low voltage power supply to an output transistor connected to a high voltage power supply, resulting in poor characteristics. . Also, at low frequencies, there is sufficient negative feedback, so the distortion rate does not deteriorate much, but at high frequencies, the amount of feedback decreases due to phase compensation, etc., making it difficult to improve the distortion rate. .

本発明は上記にかんがみされたもので、上記の
欠点を解消した増幅回路を提供することを目的と
するものである。
The present invention has been made in view of the above, and it is an object of the present invention to provide an amplifier circuit that eliminates the above-mentioned drawbacks.

以下、本発明を実施例により説明する。 Hereinafter, the present invention will be explained by examples.

第3図は本発明の一実施例のブロツク図であつ
て、プツシユプル増幅回路に適用した場合の例で
ある。
FIG. 3 is a block diagram of one embodiment of the present invention, and is an example in which the present invention is applied to a push-pull amplifier circuit.

図において第1図と同一の構成要素には同一の
符号を付して示してある。
In the figure, the same components as in FIG. 1 are denoted by the same reference numerals.

駆動回路5で増幅された入力信号電圧(以下、
単に入力信号電圧Viと記す)をスイツチ手段3お
よび4を通してそれぞれ低電圧電源+VLに接続
されて負荷を駆動する出力トランジスタ1および
高電圧電源+VHに接続されて負荷を駆動する出
力トランジスタ2に各別に印加するように接続
し、比較電圧を電源12の電圧とする比較器6に
被比較電圧として入力信号電圧Viを印加し、入力
信号電圧Viが電源12の電圧以下のときスイツチ
手段3をオン状態にし、入力信号電圧Viが電源1
2の電圧を越えているときスイツチ手段4をオン
状態にするよう構成する。
The input signal voltage amplified by the drive circuit 5 (hereinafter referred to as
An output transistor 1 is connected to the low voltage power supply +V L to drive the load, and an output transistor 2 is connected to the high voltage power supply +V H to drive the load through switching means 3 and 4, respectively. The input signal voltage V i is applied as the voltage to be compared to the comparator 6, which is connected to the comparator 6 so as to apply it to each separately, and the comparison voltage is the voltage of the power supply 12. When the input signal voltage V i is less than the voltage of the power supply 12, the switch is activated. Means 3 is turned on, and input signal voltage V i is set to power supply 1.
When the voltage exceeds 2, the switch means 4 is turned on.

さらに本実施例においては、比較器6とスイツ
チ手段3,4との間に、入力信号電圧Viが電源1
2の電圧を越えたときには、そのときから一定時
間、スイツチ手段4のオン状態を維持させるため
の時定数回路7および保持回路8を接続するとと
もに、保持回路8の出力電圧を比較器6の比較電
圧入力端子に正帰還して比較器6の比較電圧を電
源12の電圧より低い電圧に低下させる正帰還回
路9を接続して、比較器6にヒステリシス特性を
持たせるように構成する。
Furthermore, in this embodiment, the input signal voltage V i is connected between the comparator 6 and the switch means 3 and 4 from the power supply 1.
When the voltage exceeds 2, a time constant circuit 7 and a holding circuit 8 are connected to keep the switch means 4 in the on state for a certain period of time, and the output voltage of the holding circuit 8 is compared with the comparator 6. A positive feedback circuit 9 is connected to the voltage input terminal to provide positive feedback to reduce the comparison voltage of the comparator 6 to a voltage lower than the voltage of the power supply 12, so that the comparator 6 is configured to have hysteresis characteristics.

なお、以上は第3図において入力端子INに印
加される信号の正の期間に動作する部分のみにつ
いて説明したが、信号の負の期間に動作する部分
についての構成も同様であつて、第3図に対応す
る各構成要素に同一符号に′を付して示してある。
また作用も入力端子INに印加される信号の負の
期間に動作する部分の作用は、正の期間に動作す
る部分の作用と同様であるため、後者の場合につ
いて説明する。
Note that although only the part that operates during the positive period of the signal applied to the input terminal IN in FIG. 3 has been described above, the structure of the part that operates during the negative period of the signal is the same, and Components corresponding to the figures are indicated by the same reference numerals with the suffix '.
Furthermore, since the operation of the portion operating during the negative period of the signal applied to the input terminal IN is similar to the operation of the portion operating during the positive period, the latter case will be described.

以上の如く構成した本実施例において、時定数
回路7、保持回路8、正帰還回路9を除いて説明
すれば第1図に示した場合と同様であつて、、入
力信号電圧Viが電源12の電圧以下の場合は比較
器6によりスイツチ手段3のオン状態になつて、
出力トランジスタ1により負荷が駆動される。出
力電圧VoをVo=Ensinθとするとこの場合におけ
る効率はπEn/4VLで表わされる。また入力信号電圧 Viが電源12の電圧を越えているときは、出力ト
ランジスタ2により負荷が駆動されて、この場合
の効率は となる。従つて効率は第2図の曲線aに示す如く
になり、従来のB級増幅回路の効率より高効率と
なる。
This embodiment configured as above is the same as the case shown in FIG. 1 except for the time constant circuit 7, holding circuit 8, and positive feedback circuit 9, and the input signal voltage V i is If the voltage is below 12, the comparator 6 turns on the switch means 3,
A load is driven by the output transistor 1. If the output voltage Vo is Vo=E n sin θ, the efficiency in this case is expressed as πE n /4V L. Furthermore, when the input signal voltage V i exceeds the voltage of the power supply 12, the load is driven by the output transistor 2, and the efficiency in this case is becomes. Therefore, the efficiency becomes as shown by curve a in FIG. 2, which is higher than that of the conventional class B amplifier circuit.

しかるに本実施例において時定数回路7および
保持回路8を設けたことにより、入力信号電圧Vi
のピーク値が比較器6の比較電圧としての電源1
2の電圧を越えると時定数回路7の時定数で定ま
る一定時間、保持回路8によりスイツチ手段4が
オン状態に維持される。
However, by providing the time constant circuit 7 and the holding circuit 8 in this embodiment, the input signal voltage V i
The peak value of the power supply 1 is used as the comparison voltage of the comparator 6.
When the voltage exceeds 2, the holding circuit 8 maintains the switch means 4 in the on state for a certain period of time determined by the time constant of the time constant circuit 7.

従つて高い周波数の信号において入力信号電圧
Viが電源12の電圧より大きい連続信号のときは
スイツチ手段4がオン状態に、スイツチ手段3は
オフ状態に維持されて、出力トランジスタ2が動
作して負荷を駆動する。この状態においては通常
B級増幅回路と同様の動作を行ない歪率も改善さ
れる。
Therefore, for high frequency signals, the input signal voltage
When V i is a continuous signal greater than the voltage of the power supply 12, the switch means 4 is kept on, the switch means 3 is kept off, and the output transistor 2 operates to drive the load. In this state, the circuit performs the same operation as a normal class B amplifier circuit, and the distortion rate is also improved.

しかし、時定数回路7と保持回路8とを備えた
のみであれば、比較電圧にリツプル成分が重畳さ
れていて、入力信号のピーク値と比較電圧が近い
値を示す場合においては、前記リツプル成分によ
り比較器6の出力がオン・オフを繰返してふらつ
き、入力信号電圧Viの大小の判別ができない点が
生ずる。この点において歪率が悪化することにな
る。しかるに本実施例においては正帰還回路9が
接続されているため、比較器6の見掛け上の利得
は大きくなると同時に、時定数回路7および保持
回路8が働いてスイツチ手段4がオン状態になつ
た後、正帰還回路9により比較器6の比較電圧は
電源12の電圧より低い値に設定されたのと等価
となつて比較器6はヒステリシス特性を示し、入
力信号電圧Viのピーク値が電源12の電圧より低
い値の比較電圧より低下するまで保持回路8が働
く。従つて、入力信号電圧Viが増加して行く場合
と、減少して行く場合とでは比較器6の比較電圧
は異なり、前者の場合比較電圧は高く電源12の
電圧値であり、後者の場合は正帰還回路9によつ
て電源12の電圧値より低い電圧となつて、前記
した比較器6の出力のふらつきは無くなり歪率の
悪くなる点はなくなる。
However, if only the time constant circuit 7 and the holding circuit 8 are provided, a ripple component is superimposed on the comparison voltage, and if the peak value of the input signal and the comparison voltage are close to each other, the ripple component As a result, the output of the comparator 6 repeatedly turns on and off and fluctuates, resulting in a point where it is impossible to determine whether the input signal voltage V i is large or small. At this point, the distortion rate will deteriorate. However, in this embodiment, since the positive feedback circuit 9 is connected, the apparent gain of the comparator 6 increases, and at the same time, the time constant circuit 7 and the holding circuit 8 work to turn on the switch means 4. Afterwards, the comparison voltage of the comparator 6 is set to a value lower than the voltage of the power supply 12 by the positive feedback circuit 9, and the comparator 6 exhibits hysteresis characteristics, and the peak value of the input signal voltage V i is set to a value lower than the voltage of the power supply 12. The holding circuit 8 operates until the voltage drops below a comparison voltage which is lower than the voltage of 12. Therefore, the comparison voltage of the comparator 6 is different when the input signal voltage V i increases and when it decreases, and in the former case the comparison voltage is high and equal to the voltage value of the power supply 12, and in the latter case is set to a voltage lower than the voltage value of the power supply 12 by the positive feedback circuit 9, so that the fluctuation in the output of the comparator 6 mentioned above disappears and there is no point where the distortion rate becomes worse.

そこで、従来の第1図に示す電圧切替方式の増
幅回路における歪率は改善されて、一般のB級増
幅回路の歪率と殆んど変らない良好な歪率特性が
得られる。また、高い周波数の大振幅入力信号電
圧Viの場合に、出力トランジスタ2が働き通常の
B級増幅回路の場合と同様の効率となるが、実際
の音楽信号等においては、高い周波数になるに伴
つてエネルギー量は少なくなり、低い周波数の領
域においては従来の電圧切替方式の増幅回路の場
合と同様に高効率特性となるために、本実施例の
増幅回路における効率は実際上第1図に示した従
来の電圧切替方式の増幅回路の効率と近い値とな
る。
Therefore, the distortion rate in the conventional voltage switching type amplifier circuit shown in FIG. 1 is improved, and good distortion rate characteristics that are almost the same as the distortion rate of a general class B amplifier circuit can be obtained. In addition, in the case of a high-frequency, large-amplitude input signal voltage Vi , the output transistor 2 works to achieve the same efficiency as a normal class B amplifier circuit, but in actual music signals, etc., as the frequency increases, As a result, the amount of energy decreases, and in the low frequency range, it has high efficiency characteristics similar to the conventional voltage switching type amplifier circuit, so the efficiency of the amplifier circuit of this example is actually as shown in Figure 1. This value is close to the efficiency of the conventional voltage switching type amplifier circuit shown.

なお、以上の説明において比較器6の被比較電
圧を駆動回路5から得たが、出力端子outの電圧
を比較器6の被比較電圧として比較器6に印加し
ても同様である。
In the above description, the voltage to be compared of the comparator 6 is obtained from the drive circuit 5, but the same effect can be applied even if the voltage at the output terminal OUT is applied to the comparator 6 as the voltage to be compared by the comparator 6.

つぎに本発明の一実施例の具体的回路について
説明する。
Next, a specific circuit according to an embodiment of the present invention will be explained.

第4図は本発明の一実施例の具体的回路の回路
図である。
FIG. 4 is a circuit diagram of a specific circuit according to an embodiment of the present invention.

13,13′はスイツチ手段3,3′に対応する
トランジスタであり、14,14′はスイツチ手
段4,4′に対応するトランジスタである。16,
16′は比較器6,6′を構成するトランジスタで
あつて、191,191′および193,19
3′は電源電圧VL(−VL)を分圧する分圧回路を
構成し、この分圧回路の出力電圧は抵抗20,2
0′を通してトランジスタ16,16′のベースに
印加されて比較器6,6′の電源12,12′に対
応する比較電圧となる。171,171′および
172,172′は時定数回路7,7′を構成する
抵抗およびコンデンサである。18,18′は保
持回路8,8′を構成するトランジスタであり、
192,192′は抵抗191,191′および抵
抗193,193′とともに正帰還回路を構成す
る抵抗である。
13, 13' are transistors corresponding to the switch means 3, 3', and 14, 14' are transistors corresponding to the switch means 4, 4'. 16,
16' is a transistor constituting the comparators 6, 6', and 191, 191' and 193, 19
3' constitutes a voltage divider circuit that divides the power supply voltage V L (-V L ), and the output voltage of this voltage divider circuit is connected to resistors 20 and 2.
0' to the bases of the transistors 16, 16' to provide a comparison voltage corresponding to the power supplies 12, 12' of the comparators 6, 6'. 171, 171' and 172, 172' are resistors and capacitors forming time constant circuits 7, 7'. 18, 18' are transistors forming the holding circuits 8, 8';
192, 192' are resistors forming a positive feedback circuit together with resistors 191, 191' and resistors 193, 193'.

入力信号電圧Viはトランジスタ13,13′を
介して出力トランジスタ1,1′に導くように接
続しトランジスタ13,13′のベースは抵抗2
1,21′を通して反対極性の高電圧電源−VH
(+VH)に接続し、入力信号電圧Viはトランジス
タ14,14′を介して出力トランジスタ2,
2′に導くように接続し、トランジスタ14,1
4′のコレクタはトランジスタ13,13′のベー
スに接続する。そこで、トランジスタ14,1
4′がオフ状態のときはトランジスタ13,1
3′に常にオン状態になり、トランジスタ14,
14′がオン状態のときはトランジスタ13,1
3′のエミツタ・ベース間がトランジスタ14,
14′のエミツタとコレクタとを介して接続され
るためにトランジスタ13,13はオフ状態にな
る。従つてトランジスタ14,14′のみを入力
信号電圧Viの大小によりオン・オフさせるように
すれば良く、トランジスタ14,14′のオン・
オフによりトランジスタ13,13′はオン・オ
フが制御されることになる。
The input signal voltage V i is connected to the output transistors 1 and 1' through transistors 13 and 13', and the bases of the transistors 13 and 13' are connected to the resistor 2.
High voltage power supply of opposite polarity through 1, 21' - V H
(+V H ), and input signal voltage V i is connected to output transistors 2 and 2 through transistors 14 and 14'.
2', and the transistors 14, 1
The collector of 4' is connected to the bases of transistors 13 and 13'. Therefore, transistors 14,1
When 4' is off, transistors 13,1
3' is always on, and the transistors 14,
When 14' is on, transistors 13,1
Between the emitter and base of 3' is the transistor 14,
Since the emitter and collector of the transistor 14' are connected to each other, the transistors 13 and 13 are turned off. Therefore, it is only necessary to turn on and off the transistors 14 and 14' depending on the magnitude of the input signal voltage V i , and it is sufficient to turn on and off the transistors 14 and 14'.
By turning off the transistors 13 and 13', on/off is controlled.

一方、トランジスタ14,14′のベースはダ
イオード22,22′,23,23′を通してトラ
ンジスタ16,16′のエミツタに接続し、トラ
ンジスタ16,16′のコレクタはコンデンサ1
72,172′を通して反対極性の高電圧電源−
VH(−VH)に接続する。トランジスタ18,1
8′のベースは抵抗171,171′を通してトラ
ンジスタ16,16′のコレクタに接続し、トラ
ンジスタ18,18′のコレクタはダイオード2
2,22′を介してトランジスタ14,14′に接
続するとともにダイオード24,24′を介して
抵抗192,192′に接続し、トランジスタ1
8,18′のエミツタは反対極性の高電圧電源−
VH(+VH)に接続する。
On the other hand, the bases of the transistors 14, 14' are connected to the emitters of the transistors 16, 16' through diodes 22, 22', 23, 23', and the collectors of the transistors 16, 16' are connected to the capacitor 1.
High voltage power supply of opposite polarity through 72, 172'
Connect to V H (−V H ). transistor 18,1
The base of transistor 8' is connected to the collector of transistor 16, 16' through resistor 171, 171', and the collector of transistor 18, 18' is connected to diode 2.
The transistor 1
The emitters of 8 and 18' are connected to high voltage power supply with opposite polarity.
Connect to V H (+V H ).

なお、ダイオード22,22′,23,23′,
24,24′,25,25′,26,26′は逆流
阻止用のダイオードである。
Note that the diodes 22, 22', 23, 23',
24, 24', 25, 25', 26, and 26' are diodes for blocking backflow.

いま上記の如く構成した本発明の一実施例の具
体的回路において、入力信号電圧Viが電源電圧
VLを抵抗191と192とで分圧した電圧より
低い場合は、トランジスタ16はオフ状態であつ
て、トランジスタ14もオフ状態にある。従つて
トランジスタ13はオン状態となつて入力信号電
圧Viは出力トランジスタ1に印加されて増幅さ
れ、負荷は出力トランジスタ1により駆動され
る。入力信号電圧Viが増大し、トランジスタ16
のベースに印加される電圧を越えるとトランジス
タ16はオン状態となり、トランジスタ16のオ
ン状態になつたことによりトランジスタ14はオ
ン状態となつて、入力信号電圧Viはトランジスタ
14を通して出力トランジスタ2に印加されて増
幅され、負荷は出力トランジスタ2により駆動さ
れる。トランジスタ14がオン状態になると同時
に、前記した如くトランジスタ13はオフ状態に
なり、出力トランジスタ1への入力信号電圧の印
加は遮断される。
In the specific circuit of one embodiment of the present invention configured as described above, the input signal voltage V i is equal to the power supply voltage.
When the voltage is lower than the voltage obtained by dividing V L by resistors 191 and 192, transistor 16 is in an off state and transistor 14 is also in an off state. Therefore, the transistor 13 is turned on, the input signal voltage V i is applied to the output transistor 1 and amplified, and the load is driven by the output transistor 1. The input signal voltage V i increases and transistor 16
When the voltage applied to the base of V i is exceeded, the transistor 16 turns on, and as the transistor 16 turns on, the transistor 14 turns on, and the input signal voltage V i is applied to the output transistor 2 through the transistor 14. The load is driven by the output transistor 2. At the same time as the transistor 14 turns on, the transistor 13 turns off as described above, and the application of the input signal voltage to the output transistor 1 is cut off.

またトランジスタ16がオン状態になつたこと
により、コンデンサ172はトランジスタ16の
コレクタ電流により充電されて、コンデンサ17
2の端子電圧は増大し、トランジスタ18はオン
状態になる。従つて此の状態において入力信号電
圧Viが低下しても抵抗171とコンデンサ172
は時定数で定まる一定時間トランジスタ18はオ
ン状態を維持することになる。このため第3図の
ブロツク図で説明した如く出力トランジスタ2は
負荷の駆動を続けることになり、一般のB級増幅
回路と同様の動作を行なつて、歪率は改善され
る。
Further, since the transistor 16 is turned on, the capacitor 172 is charged by the collector current of the transistor 16, and the capacitor 172 is charged by the collector current of the transistor 16.
The voltage across terminals 2 increases and transistor 18 turns on. Therefore, in this state, even if the input signal voltage V i decreases, the resistor 171 and capacitor 172
The transistor 18 remains on for a certain period of time determined by a time constant. Therefore, as explained in the block diagram of FIG. 3, the output transistor 2 continues to drive the load, performs the same operation as a general class B amplifier circuit, and improves the distortion factor.

また、トランジスタ18がオン状態になつたこ
とにより、抵抗191と193との共通接続点の
電位は抵抗192、ダイオード24、トランジス
タ18を介して電源電圧−VH側に引かれるため
低下し、トランジスタ16のベース電位を引下げ
る。従つて、入力信号電圧Viが低下してトランジ
スタ16をオフ状態にするための入力信号電圧Vi
の値は低下して、比較器6の比較電圧が低下し比
較器6がヒステリシス特性を持つたのと等価とな
る。低下させられたトランジスタ16のベース電
圧以下に入力信号電圧Viが低下したときトランジ
スタ16はオフ状態となり、その後、抵抗171
とコンデンサ172との時定数で定まる時間トラ
ンジスタ18のオン状態は維持されて、この時間
経過後トランジスタ18はオフ状態となつて、ト
ランジスタ14はオフ状態に、トランジスタ13
はオン状態に切替ることになる。
Furthermore, since the transistor 18 is turned on, the potential at the common connection point between the resistors 191 and 193 is pulled toward the power supply voltage -V H side via the resistor 192, the diode 24, and the transistor 18, and thus decreases. Lower the base potential of 16. Therefore, the input signal voltage V i decreases to turn off the transistor 16 .
The value of decreases, and the comparison voltage of the comparator 6 decreases, which is equivalent to the case where the comparator 6 has a hysteresis characteristic. When the input signal voltage V i drops below the reduced base voltage of the transistor 16, the transistor 16 is turned off, and then the resistor 171
The transistor 18 remains on for a time determined by the time constant of the capacitor 172 and the transistor 18, and after this time the transistor 18 is turned off, the transistor 14 is turned off, and the transistor 13 is turned off.
will switch to the on state.

また、′を付して示した入力端子INに印加され
る信号の負の期間において動作する部分について
も同様である。
Further, the same applies to the portions indicated by ' that operate during the negative period of the signal applied to the input terminal IN.

従つて第4図に示した具体的回路の場合の作用
は第3図のブロツク図により説明した作用は同一
になり、歪率は改善されるとともに、実際上、第
1図に示した従来の電圧切替方式の増幅回路とほ
ぼ同じ効率を得ることができる。
Therefore, the effect of the specific circuit shown in FIG. 4 is the same as that explained using the block diagram of FIG. Almost the same efficiency as a voltage switching type amplifier circuit can be obtained.

また、以上の説明において、時定数回路および
保持回路と正帰還回路との両方を備えた場合につ
いて説明したが、時定数回路を省略して正帰還回
路9,9′によりヒステリシス特性を持たせるよ
うにすることのみで入力電圧が比較電圧に近い場
合における比較器出力のぶらつきに対する歪率の
悪化は無くなる。
In addition, in the above explanation, a case has been explained in which both a time constant circuit, a holding circuit, and a positive feedback circuit are provided. By simply doing so, the deterioration of the distortion factor due to the wandering of the comparator output when the input voltage is close to the comparison voltage is eliminated.

以上説明した如く本発明によれば、電圧切替方
式の増幅回路において、比較器にヒステリシス特
性を持たせる手段と入力信号電圧または出力電圧
が比較電圧を越えた後、入力信号電圧または出力
電圧が低下した場合に一定時間、高電圧電源に接
続されて負荷を駆動する出力トランジスタに入力
信号電圧を印加するスイツチ手段のオン状態を維
持する手段とを設けることにより、従来の電圧切
替方式の増幅回路と同様の高効率を得ることがで
きるとともに、歪率を改善することができる。
As explained above, according to the present invention, in a voltage switching type amplifier circuit, there is a means for giving a hysteresis characteristic to a comparator, and after the input signal voltage or output voltage exceeds the comparison voltage, the input signal voltage or the output voltage decreases. By providing a means for maintaining an on state of a switch means for applying an input signal voltage to an output transistor connected to a high voltage power supply and driving a load for a certain period of time when Similar high efficiency can be obtained, and the distortion rate can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の増幅回路の説明に供する回路
図。第2図は第1図の増幅回路の効率を示す特性
図。第3図は本発明の一実施例のブロツク図。第
4図は第3図に示した本発明の一実施例の具体的
回路図。 1,1′,2および2′……出力トランジスタ、
3,3′,4および4′……スイツチ手段、6およ
び6′……比較器、7および7′……時定数回路、
8および8′……保持回路、9および9′……正帰
還回路。
FIG. 1 is a circuit diagram for explaining a conventional amplifier circuit. FIG. 2 is a characteristic diagram showing the efficiency of the amplifier circuit of FIG. 1. FIG. 3 is a block diagram of one embodiment of the present invention. FIG. 4 is a specific circuit diagram of one embodiment of the present invention shown in FIG. 3. 1, 1', 2 and 2'...output transistor,
3, 3', 4 and 4'... switch means, 6 and 6'... comparator, 7 and 7'... time constant circuit,
8 and 8'...holding circuit, 9 and 9'...positive feedback circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 第1の電源に接続されて負荷を駆動する第1
の出力トランジスタと、前記第1の電源の電圧の
絶対値より大きい電圧を出力する第2の電源に接
続されて負荷を駆動する第2の出力トランジスタ
と、入力信号電圧または前記負荷の電圧を被比較
電圧として予め設定した比較電圧と比較する比較
器と、前記被比較電圧が前記比較電圧を越えてい
ないとき前記入力信号電圧を前記第1の出力トラ
ンジスタの入力端に導く第1のスイツチ手段と、
前記被比較電圧が前記比較電圧を越えているとき
前記入力信号電圧を前記第2の出力トランジスタ
の入力端に導く第2のスイツチ手段とを備えてな
る増幅回路において、前記比較器に接続された時
定数回路と、前記時定数回路に接続された保持回
路と、前記保持回路の出力を前記比較器に正帰還
して前記比較器にヒステリシス特性を持たせる帰
還回路を設けた事を特徴とする増幅回路。
1 A first power source connected to a first power source and driving a load.
a second output transistor that is connected to a second power source that outputs a voltage greater than the absolute value of the voltage of the first power source and drives a load; a comparator for comparing with a comparison voltage set in advance as a comparison voltage; and a first switch means for guiding the input signal voltage to the input terminal of the first output transistor when the voltage to be compared does not exceed the comparison voltage. ,
and a second switch means connected to the comparator for guiding the input signal voltage to the input terminal of the second output transistor when the compared voltage exceeds the comparison voltage. A time constant circuit, a holding circuit connected to the time constant circuit, and a feedback circuit that positively feeds back the output of the holding circuit to the comparator to give the comparator a hysteresis characteristic. Amplification circuit.
JP56090305A 1981-06-12 1981-06-12 Amplifying circuit Granted JPS57206103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56090305A JPS57206103A (en) 1981-06-12 1981-06-12 Amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56090305A JPS57206103A (en) 1981-06-12 1981-06-12 Amplifying circuit

Publications (2)

Publication Number Publication Date
JPS57206103A JPS57206103A (en) 1982-12-17
JPH0332243B2 true JPH0332243B2 (en) 1991-05-10

Family

ID=13994821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56090305A Granted JPS57206103A (en) 1981-06-12 1981-06-12 Amplifying circuit

Country Status (1)

Country Link
JP (1) JPS57206103A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186405A (en) * 1983-04-07 1984-10-23 Sony Corp Power amplifier

Also Published As

Publication number Publication date
JPS57206103A (en) 1982-12-17

Similar Documents

Publication Publication Date Title
US6639815B1 (en) Precision switching power amplifier comprising instantaneously interruptible power source
US20060001483A1 (en) Power supply processing for power amplifiers
JPH04372212A (en) Amplifying circuit
JPS6366443B2 (en)
JPH0357713B2 (en)
JPS6115620Y2 (en)
US4210958A (en) DC-DC Converter output stabilizing device
JP3444468B2 (en) DC-DC converter
JPH0332243B2 (en)
JP3413281B2 (en) Power amplifier circuit
US4472688A (en) Amplifier circuit
JPH0856131A (en) Amplifier circuit
JPS5930630Y2 (en) Inverter output stabilization circuit
JPH01147907A (en) Power amplifier circuit
JPH11252807A (en) Charging device
JPH0210666Y2 (en)
JPS6115619Y2 (en)
JPS641781Y2 (en)
US4476444A (en) Power amplifier circuit
JP3044257B2 (en) Driving device for switching element
JP2000188374A (en) Step-up power source circuit and semiconductor integrated circuit device
JPH0530742A (en) Control circuit for series resonance converter
JPH0233385Y2 (en)
JPS6030132B2 (en) Pulse width control circuit
JPS5836236Y2 (en) voltage control device