JPH0332243B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は効率を改善するとともに、歪率をも改
善した電圧切替方式の増幅回路に関する。

従来、Ｂ級電力増幅回路より高効率を得ること
ができる電圧切替方式の増幅回路はたとえばプツ
シユプル増幅回路を例に示せば第１図に示す如く
構成されていた。すなわち低電圧電源＋V_L（−
V_L）に接続されて負荷を駆動する出力トランジ
スタ１，１′と、高電圧電源＋V_H（−V_H）に接続
されて負荷を駆動する出力トランジスタ２，２′
と、入力信号電圧を予め設定した電圧（以下、比
較電圧と記す）と比較する図示しない比較器と、
入力信号電圧が比較電圧以下のときの比較器の出
力によりオン状態となつて入力信号を出力トラン
ジスタ１，１′に導くスイツチ手段３，３′と、入
力信号電圧が比較電圧を越えたときの比較器の出
力によりオン状態となつて入力信号を出力トラン
ジスタ２，２′に導くスイツチ手段４，４′とから
構成されていた。なお５は駆動回路である。

第１図の如く構成した従来の電圧切替方式の増
幅回路によれば、入力信号電圧の大小により出力
トランジスタを切替えて、第２図の曲線ａに示す
如く、第２図の曲線ｂに示す従来のＢ級電力増幅
回路の効率より高効率を得ていた。

しかし上記した従来の増幅回路によれば、低電
圧電源に接続された出力トランジスタから高電圧
電源に接続された出力トランジスタに切替るとき
にスイツチ歪が発生して、特性が悪くなる欠点が
あつた。また低い周波数においては負帰還が十分
にかかるので歪率は余り悪化しないが、高い周波
数になると位相補償等のために帰還量が少なくな
り歪率を良くすることが困難であるという欠点が
あつた。

本発明は上記にかんがみされたもので、上記の
欠点を解消した増幅回路を提供することを目的と
するものである。

以下、本発明を実施例により説明する。

第３図は本発明の一実施例のブロツク図であつ
て、プツシユプル増幅回路に適用した場合の例で
ある。

図において第１図と同一の構成要素には同一の
符号を付して示してある。

駆動回路５で増幅された入力信号電圧（以下、
単に入力信号電圧V_iと記す）をスイツチ手段３お
よび４を通してそれぞれ低電圧電源＋V_Lに接続
されて負荷を駆動する出力トランジスタ１および
高電圧電源＋V_Hに接続されて負荷を駆動する出
力トランジスタ２に各別に印加するように接続
し、比較電圧を電源１２の電圧とする比較器６に
被比較電圧として入力信号電圧V_iを印加し、入力
信号電圧V_iが電源１２の電圧以下のときスイツチ
手段３をオン状態にし、入力信号電圧V_iが電源１
２の電圧を越えているときスイツチ手段４をオン
状態にするよう構成する。

さらに本実施例においては、比較器６とスイツ
チ手段３，４との間に、入力信号電圧V_iが電源１
２の電圧を越えたときには、そのときから一定時
間、スイツチ手段４のオン状態を維持させるため
の時定数回路７および保持回路８を接続するとと
もに、保持回路８の出力電圧を比較器６の比較電
圧入力端子に正帰還して比較器６の比較電圧を電
源１２の電圧より低い電圧に低下させる正帰還回
路９を接続して、比較器６にヒステリシス特性を
持たせるように構成する。

なお、以上は第３図において入力端子INに印
加される信号の正の期間に動作する部分のみにつ
いて説明したが、信号の負の期間に動作する部分
についての構成も同様であつて、第３図に対応す
る各構成要素に同一符号に′を付して示してある。
また作用も入力端子INに印加される信号の負の
期間に動作する部分の作用は、正の期間に動作す
る部分の作用と同様であるため、後者の場合につ
いて説明する。

以上の如く構成した本実施例において、時定数
回路７、保持回路８、正帰還回路９を除いて説明
すれば第１図に示した場合と同様であつて、、入
力信号電圧V_iが電源１２の電圧以下の場合は比較
器６によりスイツチ手段３のオン状態になつて、
出力トランジスタ１により負荷が駆動される。出
力電圧VoをVo＝E_nsinθとするとこの場合におけ
る効率はπE_n／4V_Lで表わされる。また入力信号電圧 V_iが電源１２の電圧を越えているときは、出力ト
ランジスタ２により負荷が駆動されて、この場合
の効率は となる。従つて効率は第２図の曲線ａに示す如く
になり、従来のＢ級増幅回路の効率より高効率と
なる。

しかるに本実施例において時定数回路７および
保持回路８を設けたことにより、入力信号電圧V_i
のピーク値が比較器６の比較電圧としての電源１
２の電圧を越えると時定数回路７の時定数で定ま
る一定時間、保持回路８によりスイツチ手段４が
オン状態に維持される。

従つて高い周波数の信号において入力信号電圧
V_iが電源１２の電圧より大きい連続信号のときは
スイツチ手段４がオン状態に、スイツチ手段３は
オフ状態に維持されて、出力トランジスタ２が動
作して負荷を駆動する。この状態においては通常
Ｂ級増幅回路と同様の動作を行ない歪率も改善さ
れる。

しかし、時定数回路７と保持回路８とを備えた
のみであれば、比較電圧にリツプル成分が重畳さ
れていて、入力信号のピーク値と比較電圧が近い
値を示す場合においては、前記リツプル成分によ
り比較器６の出力がオン・オフを繰返してふらつ
き、入力信号電圧V_iの大小の判別ができない点が
生ずる。この点において歪率が悪化することにな
る。しかるに本実施例においては正帰還回路９が
接続されているため、比較器６の見掛け上の利得
は大きくなると同時に、時定数回路７および保持
回路８が働いてスイツチ手段４がオン状態になつ
た後、正帰還回路９により比較器６の比較電圧は
電源１２の電圧より低い値に設定されたのと等価
となつて比較器６はヒステリシス特性を示し、入
力信号電圧V_iのピーク値が電源１２の電圧より低
い値の比較電圧より低下するまで保持回路８が働
く。従つて、入力信号電圧V_iが増加して行く場合
と、減少して行く場合とでは比較器６の比較電圧
は異なり、前者の場合比較電圧は高く電源１２の
電圧値であり、後者の場合は正帰還回路９によつ
て電源１２の電圧値より低い電圧となつて、前記
した比較器６の出力のふらつきは無くなり歪率の
悪くなる点はなくなる。

そこで、従来の第１図に示す電圧切替方式の増
幅回路における歪率は改善されて、一般のＢ級増
幅回路の歪率と殆んど変らない良好な歪率特性が
得られる。また、高い周波数の大振幅入力信号電
圧V_iの場合に、出力トランジスタ２が働き通常の
Ｂ級増幅回路の場合と同様の効率となるが、実際
の音楽信号等においては、高い周波数になるに伴
つてエネルギー量は少なくなり、低い周波数の領
域においては従来の電圧切替方式の増幅回路の場
合と同様に高効率特性となるために、本実施例の
増幅回路における効率は実際上第１図に示した従
来の電圧切替方式の増幅回路の効率と近い値とな
る。

なお、以上の説明において比較器６の被比較電
圧を駆動回路５から得たが、出力端子outの電圧
を比較器６の被比較電圧として比較器６に印加し
ても同様である。

つぎに本発明の一実施例の具体的回路について
説明する。

第４図は本発明の一実施例の具体的回路の回路
図である。

１３，１３′はスイツチ手段３，３′に対応する
トランジスタであり、１４，１４′はスイツチ手
段４，４′に対応するトランジスタである。１６，
１６′は比較器６，６′を構成するトランジスタで
あつて、１９１，１９１′および１９３，１９
３′は電源電圧V_L（−V_L）を分圧する分圧回路を
構成し、この分圧回路の出力電圧は抵抗２０，２
０′を通してトランジスタ１６，１６′のベースに
印加されて比較器６，６′の電源１２，１２′に対
応する比較電圧となる。１７１，１７１′および
１７２，１７２′は時定数回路７，７′を構成する
抵抗およびコンデンサである。１８，１８′は保
持回路８，８′を構成するトランジスタであり、
１９２，１９2′は抵抗１９１，１９１′および抵
抗１９３，１９３′とともに正帰還回路を構成す
る抵抗である。

入力信号電圧V_iはトランジスタ１３，１３′を
介して出力トランジスタ１，１′に導くように接
続しトランジスタ１３，１３′のベースは抵抗２
１，２１′を通して反対極性の高電圧電源−V_H
（＋V_H）に接続し、入力信号電圧V_iはトランジス
タ１４，１４′を介して出力トランジスタ２，
２′に導くように接続し、トランジスタ１４，１
４′のコレクタはトランジスタ１３，１３′のベー
スに接続する。そこで、トランジスタ１４，１
４′がオフ状態のときはトランジスタ１３，１
３′に常にオン状態になり、トランジスタ１４，
１４′がオン状態のときはトランジスタ１３，１
３′のエミツタ・ベース間がトランジスタ１４，
１４′のエミツタとコレクタとを介して接続され
るためにトランジスタ１３，１３はオフ状態にな
る。従つてトランジスタ１４，１４′のみを入力
信号電圧V_iの大小によりオン・オフさせるように
すれば良く、トランジスタ１４，１４′のオン・
オフによりトランジスタ１３，１３′はオン・オ
フが制御されることになる。

一方、トランジスタ１４，１４′のベースはダ
イオード２２，２２′，２３，２３′を通してトラ
ンジスタ１６，１６′のエミツタに接続し、トラ
ンジスタ１６，１６′のコレクタはコンデンサ１
７２，１７２′を通して反対極性の高電圧電源−
V_H（−V_H）に接続する。トランジスタ１８，１
８′のベースは抵抗１７１，１７１′を通してトラ
ンジスタ１６，１６′のコレクタに接続し、トラ
ンジスタ１８，１８′のコレクタはダイオード２
２，２２′を介してトランジスタ１４，１４′に接
続するとともにダイオード２４，２４′を介して
抵抗１９２，１９２′に接続し、トランジスタ１
８，１８′のエミツタは反対極性の高電圧電源−
V_H（＋V_H）に接続する。

なお、ダイオード２２，２２′，２３，２３′，
２４，２４′，２５，２５′，２６，２６′は逆流
阻止用のダイオードである。

いま上記の如く構成した本発明の一実施例の具
体的回路において、入力信号電圧V_iが電源電圧
V_Lを抵抗１９１と１９２とで分圧した電圧より
低い場合は、トランジスタ１６はオフ状態であつ
て、トランジスタ１４もオフ状態にある。従つて
トランジスタ１３はオン状態となつて入力信号電
圧V_iは出力トランジスタ１に印加されて増幅さ
れ、負荷は出力トランジスタ１により駆動され
る。入力信号電圧V_iが増大し、トランジスタ１６
のベースに印加される電圧を越えるとトランジス
タ１６はオン状態となり、トランジスタ１６のオ
ン状態になつたことによりトランジスタ１４はオ
ン状態となつて、入力信号電圧V_iはトランジスタ
１４を通して出力トランジスタ２に印加されて増
幅され、負荷は出力トランジスタ２により駆動さ
れる。トランジスタ１４がオン状態になると同時
に、前記した如くトランジスタ１３はオフ状態に
なり、出力トランジスタ１への入力信号電圧の印
加は遮断される。

またトランジスタ１６がオン状態になつたこと
により、コンデンサ１７２はトランジスタ１６の
コレクタ電流により充電されて、コンデンサ１７
２の端子電圧は増大し、トランジスタ１８はオン
状態になる。従つて此の状態において入力信号電
圧V_iが低下しても抵抗１７１とコンデンサ１７２
は時定数で定まる一定時間トランジスタ１８はオ
ン状態を維持することになる。このため第３図の
ブロツク図で説明した如く出力トランジスタ２は
負荷の駆動を続けることになり、一般のＢ級増幅
回路と同様の動作を行なつて、歪率は改善され
る。

また、トランジスタ１８がオン状態になつたこ
とにより、抵抗１９１と１９３との共通接続点の
電位は抵抗１９２、ダイオード２４、トランジス
タ１８を介して電源電圧−V_H側に引かれるため
低下し、トランジスタ１６のベース電位を引下げ
る。従つて、入力信号電圧V_iが低下してトランジ
スタ１６をオフ状態にするための入力信号電圧V_i
の値は低下して、比較器６の比較電圧が低下し比
較器６がヒステリシス特性を持つたのと等価とな
る。低下させられたトランジスタ１６のベース電
圧以下に入力信号電圧V_iが低下したときトランジ
スタ１６はオフ状態となり、その後、抵抗１７１
とコンデンサ１７２との時定数で定まる時間トラ
ンジスタ１８のオン状態は維持されて、この時間
経過後トランジスタ１８はオフ状態となつて、ト
ランジスタ１４はオフ状態に、トランジスタ１３
はオン状態に切替ることになる。

また、′を付して示した入力端子INに印加され
る信号の負の期間において動作する部分について
も同様である。

従つて第４図に示した具体的回路の場合の作用
は第３図のブロツク図により説明した作用は同一
になり、歪率は改善されるとともに、実際上、第
１図に示した従来の電圧切替方式の増幅回路とほ
ぼ同じ効率を得ることができる。

また、以上の説明において、時定数回路および
保持回路と正帰還回路との両方を備えた場合につ
いて説明したが、時定数回路を省略して正帰還回
路９，９′によりヒステリシス特性を持たせるよ
うにすることのみで入力電圧が比較電圧に近い場
合における比較器出力のぶらつきに対する歪率の
悪化は無くなる。

以上説明した如く本発明によれば、電圧切替方
式の増幅回路において、比較器にヒステリシス特
性を持たせる手段と入力信号電圧または出力電圧
が比較電圧を越えた後、入力信号電圧または出力
電圧が低下した場合に一定時間、高電圧電源に接
続されて負荷を駆動する出力トランジスタに入力
信号電圧を印加するスイツチ手段のオン状態を維
持する手段とを設けることにより、従来の電圧切
替方式の増幅回路と同様の高効率を得ることがで
きるとともに、歪率を改善することができる。

【図面の簡単な説明】

第１図は従来の増幅回路の説明に供する回路
図。第２図は第１図の増幅回路の効率を示す特性
図。第３図は本発明の一実施例のブロツク図。第
４図は第３図に示した本発明の一実施例の具体的
回路図。 １，１′，２および２′……出力トランジスタ、
３，３′，４および４′……スイツチ手段、６およ
び６′……比較器、７および７′……時定数回路、
８および８′……保持回路、９および９′……正帰
還回路。

Claims (1)

【特許請求の範囲】
1. １ 第１の電源に接続されて負荷を駆動する第１
   の出力トランジスタと、前記第１の電源の電圧の
   絶対値より大きい電圧を出力する第２の電源に接
   続されて負荷を駆動する第２の出力トランジスタ
   と、入力信号電圧または前記負荷の電圧を被比較
   電圧として予め設定した比較電圧と比較する比較
   器と、前記被比較電圧が前記比較電圧を越えてい
   ないとき前記入力信号電圧を前記第１の出力トラ
   ンジスタの入力端に導く第１のスイツチ手段と、
   前記被比較電圧が前記比較電圧を越えているとき
   前記入力信号電圧を前記第２の出力トランジスタ
   の入力端に導く第２のスイツチ手段とを備えてな
   る増幅回路において、前記比較器に接続された時
   定数回路と、前記時定数回路に接続された保持回
   路と、前記保持回路の出力を前記比較器に正帰還
   して前記比較器にヒステリシス特性を持たせる帰
   還回路を設けた事を特徴とする増幅回路。