JPH033261A - Tape carrier for preventing electrostatic breakdown - Google Patents
Tape carrier for preventing electrostatic breakdownInfo
- Publication number
- JPH033261A JPH033261A JP13651989A JP13651989A JPH033261A JP H033261 A JPH033261 A JP H033261A JP 13651989 A JP13651989 A JP 13651989A JP 13651989 A JP13651989 A JP 13651989A JP H033261 A JPH033261 A JP H033261A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- tape carrier
- chip
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
絶縁テープにチップを搭載するテープキャリアに関し、
搭載されたチップがその後の工程によって静電気を帯び
、その放電によって破壊されないようにすることを目的
とし、
中間部を切断することによって外端部が切り離される複
数の導体回路パターンが形成された絶縁テープに所望の
チップが搭載されるテープキャリアにおいて、
該絶縁テープには、その幅方向に整列する該回路パター
ンの外端部または該外端部に連通された電極と、該外端
部列または電極列の外側の折り返し線に沿って該絶縁テ
ープを折り返したとき該外端部列または電極列に重なる
導体パターンとが、形成されてなることを特徴とし構成
する。[Detailed Description of the Invention] [Summary] Regarding a tape carrier that mounts a chip on an insulating tape, the purpose of this invention is to prevent the mounted chip from being charged with static electricity during subsequent processes and being destroyed by the discharge, and the intermediate portion is In a tape carrier in which a desired chip is mounted on an insulating tape on which a plurality of conductor circuit patterns are formed, the outer ends of which are separated by cutting, the insulating tape has outer ends of the circuit patterns aligned in the width direction. an end or an electrode communicated with the outer end; and a conductor pattern that overlaps the outer end row or electrode row when the insulating tape is folded back along the outer folding line of the outer end row or electrode row. It is characterized by being formed.
本発明は静電破壊防止用テープキャリア、特に搭載チッ
プに形成された微細な導体層が、洛載後の工程中に発生
した静電気によって破壊されないようにしたテープキャ
リアの構成に関する。The present invention relates to a tape carrier for preventing electrostatic damage, and particularly to a structure of a tape carrier that prevents a fine conductor layer formed on a mounted chip from being destroyed by static electricity generated during a process after mounting.
第3図は磁気バブルメモリ装置の要部を示す斜視図、第
4図は第3図に示すチップアッセンブリの平面図である
。3 is a perspective view showing essential parts of the magnetic bubble memory device, and FIG. 4 is a plan view of the chip assembly shown in FIG. 3.
第3図において、磁気バブルメモリ装置1は、チップア
ッセンブリ2の主部および図示しない永久磁石や駆動コ
イル等をシールドケース3に収容し、その収容間隙を封
止樹脂4にて封止したのち、シールドケース3をビング
リッドアレイ基板5に搭載してなる。In FIG. 3, the magnetic bubble memory device 1 houses the main part of the chip assembly 2, a permanent magnet, a drive coil, etc. (not shown) in a shield case 3, and seals the housing gap with a sealing resin 4. A shield case 3 is mounted on a bin grid array board 5.
チップアッセンブリ2は第4図に示すように、複数本の
導体回路パターン6の形成された絶縁テープ(一般にポ
リイミドフィルム)7に磁気バブルメモリチップ8を搭
載し、絶縁テープ7を補強する絶縁体9を形成せしめた
のち、絶縁体9の中央部に表呈するチップ8を絶縁性に
優れるシリコン樹脂体10で覆い、絶縁体9の左端およ
び右端より、一端がチップ8に接続された導体回路パタ
ーン6が導出されてなる。As shown in FIG. 4, the chip assembly 2 includes a magnetic bubble memory chip 8 mounted on an insulating tape (generally polyimide film) 7 on which a plurality of conductor circuit patterns 6 are formed, and an insulator 9 reinforcing the insulating tape 7. After that, the chip 8 exposed at the center of the insulator 9 is covered with a silicone resin body 10 having excellent insulating properties, and a conductive circuit pattern 6 whose one end is connected to the chip 8 is formed from the left and right ends of the insulator 9. is derived.
このような磁気バブルメモリ装置1において、所定の導
体層が形成されたチップ8は、絶縁テープ7に搭載した
のち絶縁体9や樹脂体10が形成され封止樹脂4にて封
止されるため、その際のハンドリング操作や封止樹脂4
.絶縁体9.樹脂体10のベーキング処理時に静電気を
帯びると、該静電気の放電によりチップ8に形成された
微細な導体層が損傷される。そのため、作成時に正常で
あったチップ8の電気特性が低下したり、著しくは使用
不能になるという問題点があった。In such a magnetic bubble memory device 1, the chip 8 on which a predetermined conductor layer has been formed is mounted on the insulating tape 7, and then the insulator 9 and the resin body 10 are formed and the chip 8 is sealed with the sealing resin 4. , handling operations and sealing resin 4
.. Insulator 9. If the resin body 10 is charged with static electricity during the baking process, the fine conductor layer formed on the chip 8 will be damaged by the discharge of the static electricity. Therefore, there was a problem in that the electrical characteristics of the chip 8, which was normal at the time of manufacture, deteriorated or even became unusable.
第5図は従来の磁気バブルメモリ装置におけるテープキ
ャリアを示す平面図、第6図は該テープキャリアの静電
気破壊防止用テープの平面lである。FIG. 5 is a plan view showing a tape carrier in a conventional magnetic bubble memory device, and FIG. 6 is a plan view 1 of the tape for preventing electrostatic damage of the tape carrier.
第5図において、テープキャリア11は、絶縁テープ(
ポリイミドフィルム)12に多数の導体回路パターン1
3および導体回路パターン13の各外端部に連通ずる測
定用電極14aおよび14b、送り用の透孔15.導体
回路パターン13の中間部を露呈せしめる透孔16aと
16b1千ツブ8の端部を露呈せしめる透孔17を形成
してなる。各導体回路パターン13は中間部にて分岐し
、その各外端部に形成された電極14aと14bは、そ
れぞれが絶縁テープ12の幅方向に整列する。In FIG. 5, the tape carrier 11 has an insulating tape (
Polyimide film) 12 with many conductor circuit patterns 1
3, measurement electrodes 14a and 14b communicating with each outer end of the conductor circuit pattern 13, and a feed through hole 15. A through hole 16a that exposes the middle portion of the conductive circuit pattern 13 and a through hole 17 that exposes the end portion of the 1,000 tube 8 are formed. Each conductor circuit pattern 13 branches in the middle, and electrodes 14a and 14b formed at each outer end thereof are aligned in the width direction of the insulating tape 12.
第6図において、静電気破壊防止用チー121は短冊形
状の絶縁テープ(ポリイミドフィルム)22に導体パタ
ーン23を形成し、導体パターン23の中間部は絶縁テ
ープ22に形成した透孔24により露呈するようになる
。In FIG. 6, the electrostatic breakdown prevention chip 121 has a conductor pattern 23 formed on a rectangular insulating tape (polyimide film) 22, and the middle part of the conductor pattern 23 is exposed through a hole 24 formed in the insulating tape 22. become.
かかるテープ21は、テープキャリア11に搭載された
チップ8の特性を電極14a(または14b)を介して
チエツクしたのち、導体パターン23が電極14a(ま
たは14b)の列と重なる如く絶縁テープ12に熱圧着
等の手段で接合せしめると、独立に形成された各回路パ
ターン13は、導体パターン23を介して接続されるよ
うになる。After checking the characteristics of the chip 8 mounted on the tape carrier 11 via the electrode 14a (or 14b), the tape 21 is heated so that the conductor pattern 23 overlaps the row of electrodes 14a (or 14b). When joined by means such as crimping, the independently formed circuit patterns 13 are connected via the conductor patterns 23.
しかるのち、絶縁体9.樹脂体10を形成し、絶縁テー
プ12および回路パターン13の不要部を切除し封止樹
脂4を形成させると、それらの工程中に発生する静電気
は、チップ8に形成された導体層間で同電位となり、導
体パターン23をアース接続させることによって、前記
放電による破壊を防止することができる。After that, the insulator 9. When the resin body 10 is formed and the unnecessary parts of the insulating tape 12 and the circuit pattern 13 are removed to form the sealing resin 4, the static electricity generated during these steps is reduced to the same potential between the conductor layers formed on the chip 8. Therefore, by connecting the conductor pattern 23 to the ground, damage caused by the discharge can be prevented.
しかしながら、静電気破壊防止用テープ21を使用した
従来方法において、導体パターン23は回路パターン1
3およびその電極14a、 14bと別工程で作成しな
ければならず、テープ21を絶縁テープ12に搭載する
に際して位置合わせが必要になるという煩わしさがあっ
た。However, in the conventional method using the electrostatic breakdown prevention tape 21, the conductor pattern 23 is
3 and its electrodes 14a and 14b in a separate process, and when mounting the tape 21 on the insulating tape 12, alignment is required, which is troublesome.
〔課題を解決するための手段]
上記課題の解決を目的とした本発明の静電破壊防止用テ
ープキャリアは、その実施例を示す第1図によれば、中
間部を切断することによって外端部が切り離される複数
の導体回路パターン13が形成された絶縁テープ32に
所望のチップ8が搭載されるテープキャリア31におい
て、
絶縁テープ32には、その幅方向に整列する回路パター
ン13の外端部または該外端部に連通された電極14a
、 14bと、該外端部列または電極14a、14a列
の外側の折り返し線34に沿って絶縁テープ32を折り
返したとき該外端部列または電極14a、 14a列に
重なる導体パターン33aとが、形成されてなることを
特徴とする
〔作用]
上記手段によるテープキャリアは、折り返し綿で絶縁テ
ープを折り返すことによって、各導体回路パターンの外
端部または該外端部に連通ずる電極が共通の導体パター
ンと接合可能であり、該接合によって搭載チップに形成
された導体層は同電位となるため、搭載チップを保護す
る絶縁層等の形成に係わる該導体層の放電破壊は、導体
回路パターンの中間部を切断までの間において皆無にす
ることができる。[Means for Solving the Problems] According to FIG. 1 showing an embodiment of the tape carrier for preventing electrostatic damage of the present invention, which aims to solve the above-mentioned problems, the outer end is cut by cutting the middle part. In a tape carrier 31 in which a desired chip 8 is mounted on an insulating tape 32 having a plurality of conductor circuit patterns 13 formed thereon, the insulating tape 32 has outer ends of the circuit patterns 13 aligned in the width direction. Or the electrode 14a communicated with the outer end
, 14b, and a conductor pattern 33a that overlaps the outer end row or the electrodes 14a, 14a row when the insulating tape 32 is folded back along the outer folding line 34 of the outer end row or the electrode 14a, 14a row. [Function] The tape carrier according to the above means is formed by folding back the insulating tape with folded cotton so that the outer end of each conductor circuit pattern or the electrode communicating with the outer end is connected to a common conductor. It can be bonded to the pattern, and as a result of this bonding, the conductor layer formed on the mounted chip has the same potential. Therefore, discharge breakdown of the conductor layer related to the formation of an insulating layer, etc. that protects the mounted chip will occur in the middle of the conductor circuit pattern. All parts can be completely eliminated before cutting.
そのため、テープキャリアにチップを搭載してなる磁気
バブルメモリ装置等の製造歩留まりおよび、特性の信頼
性が向上されるようになる。Therefore, the manufacturing yield and reliability of characteristics of magnetic bubble memory devices and the like in which chips are mounted on tape carriers can be improved.
〔実施例]
以下に、図面を用いて本発明による静電破壊防止用テー
プキャリアを説明する。[Example] The tape carrier for preventing electrostatic damage according to the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例によるテープキャリアに磁気
バブルメモリチップを搭載した平面図、第2図は該テー
プキャリアの端部を折り曲げた平面図(イ)とそのA−
A断面図(0)である。FIG. 1 is a plan view of a magnetic bubble memory chip mounted on a tape carrier according to an embodiment of the present invention, and FIG.
It is A sectional view (0).
前出図と共通部分に同一符号を使用した第1図において
、下面に磁気バブルメモリチップ8を搭載したテープキ
ャリア31は、絶縁テープ(ポリイミドフィルム)32
に、多数の導体回路パターン13および導体回路パター
ン13の各外端部に連通ずる測定用電極14aおよび1
4b、絶縁テープ32の幅方向に延在する部分33aを
含む枠状の導体パターン33゜送り用の透孔15.導体
回路パターン13の中間部を露呈せしめる透孔16aと
16b、チップ8の端部を露呈せしめる透孔17.電極
14bの外側に位置する折り返し線34に沿う複数の透
孔35.導体パターン33aの中間部を露呈せしめる透
孔36を形成してなる。In FIG. 1, in which the same reference numerals are used for parts common to the previous figure, the tape carrier 31 on which the magnetic bubble memory chip 8 is mounted on the bottom surface is an insulating tape (polyimide film) 32.
, a large number of conductor circuit patterns 13 and measurement electrodes 14a and 1 communicating with each outer end of the conductor circuit patterns 13.
4b, a frame-shaped conductor pattern including a portion 33a extending in the width direction of the insulating tape 32; a through hole 15 for feeding the conductor pattern 33°; Through-holes 16a and 16b that expose the middle portion of the conductive circuit pattern 13, and through-hole 17 that exposes the end portion of the chip 8. A plurality of through holes 35 along the folding line 34 located on the outside of the electrode 14b. A through hole 36 is formed to expose the middle portion of the conductive pattern 33a.
電極14b(または14a)の列と導体パターン33a
とは、折り返し線34を挟み対称位置に設けられるよう
にする。Rows of electrodes 14b (or 14a) and conductor pattern 33a
This means that they are provided at symmetrical positions across the folding line 34.
かかるテープキャリア31は、絶縁テープ32に搭載さ
れたチップ8の特性を電極14a(または14b)を介
してチエツクしたのち、折り返し線34に沿って外側を
内側に折り返し、電極14bの列に導体パターン33a
が重なるようにして、各電極14bと導体パターン33
a とを接合させる。After checking the characteristics of the chip 8 mounted on the insulating tape 32 via the electrode 14a (or 14b), the tape carrier 31 folds the outside inward along the folding line 34, and forms a conductive pattern in the row of the electrodes 14b. 33a
Each electrode 14b and the conductor pattern 33 are overlapped with each other.
Join a.
2個のチップ8を隣接せしめて搭載し、長さ方向の両端
部を折り返し曲げしたテープキャリア31の該両端部を
示す第2図において、各型114bと導体パターン33
aとは、熱圧着または導電性テープを利用する等の手段
で接合させる。In FIG. 2 showing both ends of the tape carrier 31 with two chips 8 mounted adjacent to each other and both ends in the length direction folded back, each mold 114b and the conductor pattern 33 are shown.
A is bonded to a by thermocompression bonding or by using a conductive tape.
その結果、従来のテープキャリア11に相当するテープ
キャリア31は、独立に形成された各回路パターン12
が導体パターン33aを介して接続される。As a result, the tape carrier 31, which corresponds to the conventional tape carrier 11, has each independently formed circuit pattern 12.
are connected via the conductor pattern 33a.
そこで、次の工程になる!!!縁体9.樹脂体10を形
成し、絶縁テープ32および回路パターン13の不要部
を切除し封止樹脂4を形成させるようにすると、それら
の工程中に発生する静電気はチップ8に形成された導体
層間で同電位となり、導体パターン33aをアース接続
させることによって、静電気の放電による破壊を防止す
ることができる。Then comes the next step! ! ! Rim 9. When the resin body 10 is formed and the unnecessary parts of the insulating tape 32 and circuit pattern 13 are removed to form the sealing resin 4, the static electricity generated during these steps is the same between the conductor layers formed on the chip 8. By connecting the conductive pattern 33a to the ground, damage caused by electrostatic discharge can be prevented.
なお、前記実施例において透孔35は、絶縁テープ32
を折り返し線34に沿って折り曲げを容易ならしめるた
めであり、その形状および有無に限定せず本発明が実現
可能である。In addition, in the above embodiment, the through hole 35 is connected to the insulating tape 32.
This is to facilitate folding along the folding line 34, and the present invention is not limited to the shape or presence or absence of the folding line 34.
また、前記実施例は磁気バブルメモリ装置に本発明を適
用した一例であり、本発明はテープキャリアを利用する
他の装置、例えば半導体装置等に適用し有用である。Further, the embodiment described above is an example in which the present invention is applied to a magnetic bubble memory device, and the present invention is useful when applied to other devices that utilize tape carriers, such as semiconductor devices.
(発明の効果)
以上説明したように本発明によるテープキャリアは、搭
載チップを保護する絶縁層等の形成に係わるチップ導体
層の放電破壊を、チップを搭載してから導体回路パター
ンの中間部を切断までの間において、皆無にすることが
できる。(Effects of the Invention) As explained above, the tape carrier according to the present invention prevents discharge breakdown of the chip conductor layer related to the formation of the insulating layer etc. that protects the mounted chip, and prevents the intermediate part of the conductive circuit pattern after the chip is mounted. It can be completely eliminated before cutting.
そのため、テープキャリアにチップを搭載してなる磁気
バブルメモリ装置等において、製造歩留まりおよび特性
の信頼性を向上せしめた効果を有する。Therefore, in a magnetic bubble memory device or the like in which a chip is mounted on a tape carrier, it has the effect of improving manufacturing yield and reliability of characteristics.
第1図は本発明の!実施例によるテープキャリアの平面
図、
第2図は←テープキャリアの端部を折り曲げた平面図と
そのA−A断面図、
第3図は磁気バブルメモリ装置の要部を示す斜視図、
第4図は第3図に示すチップアッセンブリの平面図、
第5図は従来例によるテープキャリアの平面図、第6図
は従来のテープキャリアにおける静電気破壊防止用テー
プの平面図、
である。
図中において、
8は搭載チップ、
13は導体回路パターン、
14a、 14bは電極、
31はテープキャリア、
32は絶縁・テープ、
33aは電極接合用の導体パターン、
34は折り返し線、
を示す。
本光明の一笑施伴」によるテープキャリアの平面図
第 1 図
テープキャリアの鴻部ε折り曲げた
″:?−面図とそのA−14断面コ
勇2図
磁気バブルメモリ装置の要部を示す舛現図第3回
ワ
第3図;こ示すチップアンセンフ乃の平面図従来例によ
るテーフ祷¥リアの乎?f1図第5 図
従来のテープキャリアt;お(アろ靜′を気廠濃防止用
テープの平面図
\ば taηFigure 1 shows the features of the present invention! A plan view of the tape carrier according to the embodiment; FIG. 2 is a plan view with the end of the tape carrier folded and its AA sectional view; FIG. 3 is a perspective view showing the main parts of the magnetic bubble memory device; The figures are a plan view of the chip assembly shown in FIG. 3, FIG. 5 is a plan view of a conventional tape carrier, and FIG. 6 is a plan view of a tape for preventing electrostatic damage in a conventional tape carrier. In the figure, 8 is a mounted chip, 13 is a conductor circuit pattern, 14a and 14b are electrodes, 31 is a tape carrier, 32 is an insulation tape, 33a is a conductor pattern for electrode bonding, and 34 is a folding line. Plan view of the tape carrier according to Honkomei's Issho Presentation Figure 1 Figure 1. A plane view of the tape carrier with the hook part ε bent. Figure 3; This is the plan view of the chip uncensored tape carrier according to the conventional example. Plan view of prevention tape
Claims (1)
数の導体回路パターン(13)が形成された絶縁テープ
(32)に所望のチップ(8)が搭載されるテープキャ
リア(31)において、 該絶縁テープ(32)には、その幅方向に整列する該回
路パターン(13)の外端部または該外端部に連通され
た電極(14a、14b)と、該外端部列または電極(
14a、14b)列の外側の折り返し線(34)に沿っ
て該絶縁テープ(32)を折り返したとき該外端部列ま
たは電極(14a、14b)列に重なる導体パターン(
33a)とが、形成されてなることを特徴とする静電破
壊防止用テープキャリア。[Claims] A tape carrier (1) in which a desired chip (8) is mounted on an insulating tape (32) on which a plurality of conductor circuit patterns (13) are formed, the outer ends of which are separated by cutting the middle part. In 31), the insulating tape (32) includes electrodes (14a, 14b) that are aligned in the width direction of the circuit pattern (13) or connected to the outer end, and electrodes (14a, 14b) that are connected to the outer end of the circuit pattern (13). columns or electrodes (
A conductor pattern (14a, 14b) that overlaps the outer end row or electrode (14a, 14b) row when the insulating tape (32) is folded back along the outer folding line (34) of the row
33a) A tape carrier for preventing electrostatic damage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651989A JPH033261A (en) | 1989-05-30 | 1989-05-30 | Tape carrier for preventing electrostatic breakdown |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651989A JPH033261A (en) | 1989-05-30 | 1989-05-30 | Tape carrier for preventing electrostatic breakdown |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH033261A true JPH033261A (en) | 1991-01-09 |
Family
ID=15177076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13651989A Pending JPH033261A (en) | 1989-05-30 | 1989-05-30 | Tape carrier for preventing electrostatic breakdown |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH033261A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214427A (en) * | 1994-01-27 | 1995-08-15 | Sakae Denshi Kogyo Kk | Electric discharge treatment method |
-
1989
- 1989-05-30 JP JP13651989A patent/JPH033261A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214427A (en) * | 1994-01-27 | 1995-08-15 | Sakae Denshi Kogyo Kk | Electric discharge treatment method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3484534A (en) | Multilead package for a multilead electrical device | |
| KR940006185Y1 (en) | IC module | |
| KR100328143B1 (en) | Lead frame with layered conductive plane | |
| JPH0513967A (en) | Semiconductor memory control device and high-density mounting method thereof | |
| US4839713A (en) | Package structure for semiconductor device | |
| JPH0526746Y2 (en) | ||
| CN111326495B (en) | Assembly with inductance | |
| US5220196A (en) | Semiconductor device | |
| US6987313B2 (en) | Semiconductor device | |
| JPH079953B2 (en) | Method for manufacturing semiconductor device | |
| US5583748A (en) | Semiconductor module having multiple circuit boards | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| US20080083984A1 (en) | Wiring board | |
| JPH0246755A (en) | Electronic package | |
| JPH033261A (en) | Tape carrier for preventing electrostatic breakdown | |
| US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
| EP0357050B1 (en) | Assembly packing method for sensor element | |
| JPH10256318A (en) | Semiconductor device, method of manufacturing the same, method of mounting the same, circuit board mounting the same, flexible substrate, and method of manufacturing the same | |
| KR100246360B1 (en) | Microvisie Package | |
| JPH0590333A (en) | Film mounting type semiconductor device | |
| JP7350703B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| JPS59138355A (en) | Multi-layer mounting structure of memory device | |
| JPH11344720A (en) | Flexible connector connection structure | |
| JP3137212B2 (en) | Flexible wiring board |