JPH033261A - 静電破壊防止用テープキャリア - Google Patents
静電破壊防止用テープキャリアInfo
- Publication number
- JPH033261A JPH033261A JP13651989A JP13651989A JPH033261A JP H033261 A JPH033261 A JP H033261A JP 13651989 A JP13651989 A JP 13651989A JP 13651989 A JP13651989 A JP 13651989A JP H033261 A JPH033261 A JP H033261A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- tape carrier
- chip
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
絶縁テープにチップを搭載するテープキャリアに関し、
搭載されたチップがその後の工程によって静電気を帯び
、その放電によって破壊されないようにすることを目的
とし、 中間部を切断することによって外端部が切り離される複
数の導体回路パターンが形成された絶縁テープに所望の
チップが搭載されるテープキャリアにおいて、 該絶縁テープには、その幅方向に整列する該回路パター
ンの外端部または該外端部に連通された電極と、該外端
部列または電極列の外側の折り返し線に沿って該絶縁テ
ープを折り返したとき該外端部列または電極列に重なる
導体パターンとが、形成されてなることを特徴とし構成
する。
、その放電によって破壊されないようにすることを目的
とし、 中間部を切断することによって外端部が切り離される複
数の導体回路パターンが形成された絶縁テープに所望の
チップが搭載されるテープキャリアにおいて、 該絶縁テープには、その幅方向に整列する該回路パター
ンの外端部または該外端部に連通された電極と、該外端
部列または電極列の外側の折り返し線に沿って該絶縁テ
ープを折り返したとき該外端部列または電極列に重なる
導体パターンとが、形成されてなることを特徴とし構成
する。
本発明は静電破壊防止用テープキャリア、特に搭載チッ
プに形成された微細な導体層が、洛載後の工程中に発生
した静電気によって破壊されないようにしたテープキャ
リアの構成に関する。
プに形成された微細な導体層が、洛載後の工程中に発生
した静電気によって破壊されないようにしたテープキャ
リアの構成に関する。
第３図は磁気バブルメモリ装置の要部を示す斜視図、第
４図は第３図に示すチップアッセンブリの平面図である
。
４図は第３図に示すチップアッセンブリの平面図である
。
第３図において、磁気バブルメモリ装置１は、チップア
ッセンブリ２の主部および図示しない永久磁石や駆動コ
イル等をシールドケース３に収容し、その収容間隙を封
止樹脂４にて封止したのち、シールドケース３をビング
リッドアレイ基板５に搭載してなる。
ッセンブリ２の主部および図示しない永久磁石や駆動コ
イル等をシールドケース３に収容し、その収容間隙を封
止樹脂４にて封止したのち、シールドケース３をビング
リッドアレイ基板５に搭載してなる。
チップアッセンブリ２は第４図に示すように、複数本の
導体回路パターン６の形成された絶縁テープ（一般にポ
リイミドフィルム）７に磁気バブルメモリチップ８を搭
載し、絶縁テープ７を補強する絶縁体９を形成せしめた
のち、絶縁体９の中央部に表呈するチップ８を絶縁性に
優れるシリコン樹脂体１０で覆い、絶縁体９の左端およ
び右端より、一端がチップ８に接続された導体回路パタ
ーン６が導出されてなる。
導体回路パターン６の形成された絶縁テープ（一般にポ
リイミドフィルム）７に磁気バブルメモリチップ８を搭
載し、絶縁テープ７を補強する絶縁体９を形成せしめた
のち、絶縁体９の中央部に表呈するチップ８を絶縁性に
優れるシリコン樹脂体１０で覆い、絶縁体９の左端およ
び右端より、一端がチップ８に接続された導体回路パタ
ーン６が導出されてなる。
このような磁気バブルメモリ装置１において、所定の導
体層が形成されたチップ８は、絶縁テープ７に搭載した
のち絶縁体９や樹脂体１０が形成され封止樹脂４にて封
止されるため、その際のハンドリング操作や封止樹脂４
．絶縁体９．樹脂体１０のベーキング処理時に静電気を
帯びると、該静電気の放電によりチップ８に形成された
微細な導体層が損傷される。そのため、作成時に正常で
あったチップ８の電気特性が低下したり、著しくは使用
不能になるという問題点があった。
体層が形成されたチップ８は、絶縁テープ７に搭載した
のち絶縁体９や樹脂体１０が形成され封止樹脂４にて封
止されるため、その際のハンドリング操作や封止樹脂４
．絶縁体９．樹脂体１０のベーキング処理時に静電気を
帯びると、該静電気の放電によりチップ８に形成された
微細な導体層が損傷される。そのため、作成時に正常で
あったチップ８の電気特性が低下したり、著しくは使用
不能になるという問題点があった。
第５図は従来の磁気バブルメモリ装置におけるテープキ
ャリアを示す平面図、第６図は該テープキャリアの静電
気破壊防止用テープの平面ｌである。
ャリアを示す平面図、第６図は該テープキャリアの静電
気破壊防止用テープの平面ｌである。
第５図において、テープキャリア１１は、絶縁テープ（
ポリイミドフィルム）１２に多数の導体回路パターン１
３および導体回路パターン１３の各外端部に連通ずる測
定用電極１４ａおよび１４ｂ、送り用の透孔１５．導体
回路パターン１３の中間部を露呈せしめる透孔１６ａと
１６ｂ１千ツブ８の端部を露呈せしめる透孔１７を形成
してなる。各導体回路パターン１３は中間部にて分岐し
、その各外端部に形成された電極１４ａと１４ｂは、そ
れぞれが絶縁テープ１２の幅方向に整列する。
ポリイミドフィルム）１２に多数の導体回路パターン１
３および導体回路パターン１３の各外端部に連通ずる測
定用電極１４ａおよび１４ｂ、送り用の透孔１５．導体
回路パターン１３の中間部を露呈せしめる透孔１６ａと
１６ｂ１千ツブ８の端部を露呈せしめる透孔１７を形成
してなる。各導体回路パターン１３は中間部にて分岐し
、その各外端部に形成された電極１４ａと１４ｂは、そ
れぞれが絶縁テープ１２の幅方向に整列する。
第６図において、静電気破壊防止用チー１２１は短冊形
状の絶縁テープ（ポリイミドフィルム）２２に導体パタ
ーン２３を形成し、導体パターン２３の中間部は絶縁テ
ープ２２に形成した透孔２４により露呈するようになる
。
状の絶縁テープ（ポリイミドフィルム）２２に導体パタ
ーン２３を形成し、導体パターン２３の中間部は絶縁テ
ープ２２に形成した透孔２４により露呈するようになる
。
かかるテープ２１は、テープキャリア１１に搭載された
チップ８の特性を電極１４ａ（または１４ｂ）を介して
チエツクしたのち、導体パターン２３が電極１４ａ（ま
たは１４ｂ）の列と重なる如く絶縁テープ１２に熱圧着
等の手段で接合せしめると、独立に形成された各回路パ
ターン１３は、導体パターン２３を介して接続されるよ
うになる。
チップ８の特性を電極１４ａ（または１４ｂ）を介して
チエツクしたのち、導体パターン２３が電極１４ａ（ま
たは１４ｂ）の列と重なる如く絶縁テープ１２に熱圧着
等の手段で接合せしめると、独立に形成された各回路パ
ターン１３は、導体パターン２３を介して接続されるよ
うになる。
しかるのち、絶縁体９．樹脂体１０を形成し、絶縁テー
プ１２および回路パターン１３の不要部を切除し封止樹
脂４を形成させると、それらの工程中に発生する静電気
は、チップ８に形成された導体層間で同電位となり、導
体パターン２３をアース接続させることによって、前記
放電による破壊を防止することができる。
プ１２および回路パターン１３の不要部を切除し封止樹
脂４を形成させると、それらの工程中に発生する静電気
は、チップ８に形成された導体層間で同電位となり、導
体パターン２３をアース接続させることによって、前記
放電による破壊を防止することができる。
しかしながら、静電気破壊防止用テープ２１を使用した
従来方法において、導体パターン２３は回路パターン１
３およびその電極１４ａ、 １４ｂと別工程で作成しな
ければならず、テープ２１を絶縁テープ１２に搭載する
に際して位置合わせが必要になるという煩わしさがあっ
た。
従来方法において、導体パターン２３は回路パターン１
３およびその電極１４ａ、 １４ｂと別工程で作成しな
ければならず、テープ２１を絶縁テープ１２に搭載する
に際して位置合わせが必要になるという煩わしさがあっ
た。
〔課題を解決するための手段］
上記課題の解決を目的とした本発明の静電破壊防止用テ
ープキャリアは、その実施例を示す第１図によれば、中
間部を切断することによって外端部が切り離される複数
の導体回路パターン１３が形成された絶縁テープ３２に
所望のチップ８が搭載されるテープキャリア３１におい
て、 絶縁テープ３２には、その幅方向に整列する回路パター
ン１３の外端部または該外端部に連通された電極１４ａ
、 １４ｂと、該外端部列または電極１４ａ、１４ａ列
の外側の折り返し線３４に沿って絶縁テープ３２を折り
返したとき該外端部列または電極１４ａ、 １４ａ列に
重なる導体パターン３３ａとが、形成されてなることを
特徴とする 〔作用］ 上記手段によるテープキャリアは、折り返し綿で絶縁テ
ープを折り返すことによって、各導体回路パターンの外
端部または該外端部に連通ずる電極が共通の導体パター
ンと接合可能であり、該接合によって搭載チップに形成
された導体層は同電位となるため、搭載チップを保護す
る絶縁層等の形成に係わる該導体層の放電破壊は、導体
回路パターンの中間部を切断までの間において皆無にす
ることができる。
ープキャリアは、その実施例を示す第１図によれば、中
間部を切断することによって外端部が切り離される複数
の導体回路パターン１３が形成された絶縁テープ３２に
所望のチップ８が搭載されるテープキャリア３１におい
て、 絶縁テープ３２には、その幅方向に整列する回路パター
ン１３の外端部または該外端部に連通された電極１４ａ
、 １４ｂと、該外端部列または電極１４ａ、１４ａ列
の外側の折り返し線３４に沿って絶縁テープ３２を折り
返したとき該外端部列または電極１４ａ、 １４ａ列に
重なる導体パターン３３ａとが、形成されてなることを
特徴とする 〔作用］ 上記手段によるテープキャリアは、折り返し綿で絶縁テ
ープを折り返すことによって、各導体回路パターンの外
端部または該外端部に連通ずる電極が共通の導体パター
ンと接合可能であり、該接合によって搭載チップに形成
された導体層は同電位となるため、搭載チップを保護す
る絶縁層等の形成に係わる該導体層の放電破壊は、導体
回路パターンの中間部を切断までの間において皆無にす
ることができる。
そのため、テープキャリアにチップを搭載してなる磁気
バブルメモリ装置等の製造歩留まりおよび、特性の信頼
性が向上されるようになる。
バブルメモリ装置等の製造歩留まりおよび、特性の信頼
性が向上されるようになる。
〔実施例］
以下に、図面を用いて本発明による静電破壊防止用テー
プキャリアを説明する。
プキャリアを説明する。
第１図は本発明の一実施例によるテープキャリアに磁気
バブルメモリチップを搭載した平面図、第２図は該テー
プキャリアの端部を折り曲げた平面図（イ）とそのＡ−
Ａ断面図（０）である。
バブルメモリチップを搭載した平面図、第２図は該テー
プキャリアの端部を折り曲げた平面図（イ）とそのＡ−
Ａ断面図（０）である。
前出図と共通部分に同一符号を使用した第１図において
、下面に磁気バブルメモリチップ８を搭載したテープキ
ャリア３１は、絶縁テープ（ポリイミドフィルム）３２
に、多数の導体回路パターン１３および導体回路パター
ン１３の各外端部に連通ずる測定用電極１４ａおよび１
４ｂ、絶縁テープ３２の幅方向に延在する部分３３ａを
含む枠状の導体パターン３３゜送り用の透孔１５．導体
回路パターン１３の中間部を露呈せしめる透孔１６ａと
１６ｂ、チップ８の端部を露呈せしめる透孔１７．電極
１４ｂの外側に位置する折り返し線３４に沿う複数の透
孔３５．導体パターン３３ａの中間部を露呈せしめる透
孔３６を形成してなる。
、下面に磁気バブルメモリチップ８を搭載したテープキ
ャリア３１は、絶縁テープ（ポリイミドフィルム）３２
に、多数の導体回路パターン１３および導体回路パター
ン１３の各外端部に連通ずる測定用電極１４ａおよび１
４ｂ、絶縁テープ３２の幅方向に延在する部分３３ａを
含む枠状の導体パターン３３゜送り用の透孔１５．導体
回路パターン１３の中間部を露呈せしめる透孔１６ａと
１６ｂ、チップ８の端部を露呈せしめる透孔１７．電極
１４ｂの外側に位置する折り返し線３４に沿う複数の透
孔３５．導体パターン３３ａの中間部を露呈せしめる透
孔３６を形成してなる。
電極１４ｂ（または１４ａ）の列と導体パターン３３ａ
とは、折り返し線３４を挟み対称位置に設けられるよう
にする。
とは、折り返し線３４を挟み対称位置に設けられるよう
にする。
かかるテープキャリア３１は、絶縁テープ３２に搭載さ
れたチップ８の特性を電極１４ａ（または１４ｂ）を介
してチエツクしたのち、折り返し線３４に沿って外側を
内側に折り返し、電極１４ｂの列に導体パターン３３ａ
が重なるようにして、各電極１４ｂと導体パターン３３
ａ とを接合させる。
れたチップ８の特性を電極１４ａ（または１４ｂ）を介
してチエツクしたのち、折り返し線３４に沿って外側を
内側に折り返し、電極１４ｂの列に導体パターン３３ａ
が重なるようにして、各電極１４ｂと導体パターン３３
ａ とを接合させる。
２個のチップ８を隣接せしめて搭載し、長さ方向の両端
部を折り返し曲げしたテープキャリア３１の該両端部を
示す第２図において、各型１１４ｂと導体パターン３３
ａとは、熱圧着または導電性テープを利用する等の手段
で接合させる。
部を折り返し曲げしたテープキャリア３１の該両端部を
示す第２図において、各型１１４ｂと導体パターン３３
ａとは、熱圧着または導電性テープを利用する等の手段
で接合させる。
その結果、従来のテープキャリア１１に相当するテープ
キャリア３１は、独立に形成された各回路パターン１２
が導体パターン３３ａを介して接続される。
キャリア３１は、独立に形成された各回路パターン１２
が導体パターン３３ａを介して接続される。
そこで、次の工程になる！！！縁体９．樹脂体１０を形
成し、絶縁テープ３２および回路パターン１３の不要部
を切除し封止樹脂４を形成させるようにすると、それら
の工程中に発生する静電気はチップ８に形成された導体
層間で同電位となり、導体パターン３３ａをアース接続
させることによって、静電気の放電による破壊を防止す
ることができる。
成し、絶縁テープ３２および回路パターン１３の不要部
を切除し封止樹脂４を形成させるようにすると、それら
の工程中に発生する静電気はチップ８に形成された導体
層間で同電位となり、導体パターン３３ａをアース接続
させることによって、静電気の放電による破壊を防止す
ることができる。
なお、前記実施例において透孔３５は、絶縁テープ３２
を折り返し線３４に沿って折り曲げを容易ならしめるた
めであり、その形状および有無に限定せず本発明が実現
可能である。
を折り返し線３４に沿って折り曲げを容易ならしめるた
めであり、その形状および有無に限定せず本発明が実現
可能である。
また、前記実施例は磁気バブルメモリ装置に本発明を適
用した一例であり、本発明はテープキャリアを利用する
他の装置、例えば半導体装置等に適用し有用である。
用した一例であり、本発明はテープキャリアを利用する
他の装置、例えば半導体装置等に適用し有用である。
（発明の効果）
以上説明したように本発明によるテープキャリアは、搭
載チップを保護する絶縁層等の形成に係わるチップ導体
層の放電破壊を、チップを搭載してから導体回路パター
ンの中間部を切断までの間において、皆無にすることが
できる。
載チップを保護する絶縁層等の形成に係わるチップ導体
層の放電破壊を、チップを搭載してから導体回路パター
ンの中間部を切断までの間において、皆無にすることが
できる。
そのため、テープキャリアにチップを搭載してなる磁気
バブルメモリ装置等において、製造歩留まりおよび特性
の信頼性を向上せしめた効果を有する。
バブルメモリ装置等において、製造歩留まりおよび特性
の信頼性を向上せしめた効果を有する。
第１図は本発明の！実施例によるテープキャリアの平面
図、 第２図は←テープキャリアの端部を折り曲げた平面図と
そのＡ−Ａ断面図、 第３図は磁気バブルメモリ装置の要部を示す斜視図、 第４図は第３図に示すチップアッセンブリの平面図、 第５図は従来例によるテープキャリアの平面図、第６図
は従来のテープキャリアにおける静電気破壊防止用テー
プの平面図、 である。 図中において、 ８は搭載チップ、 １３は導体回路パターン、 １４ａ、 １４ｂは電極、 ３１はテープキャリア、 ３２は絶縁・テープ、 ３３ａは電極接合用の導体パターン、 ３４は折り返し線、 を示す。 本光明の一笑施伴」によるテープキャリアの平面図 第 １ 図 テープキャリアの鴻部ε折り曲げた ″：？−面図とそのＡ−１４断面コ 勇２図 磁気バブルメモリ装置の要部を示す舛現図第３回 ワ 第３図；こ示すチップアンセンフ乃の平面図従来例によ
るテーフ祷￥リアの乎？ｆ１図第５ 図 従来のテープキャリアｔ；お（アろ靜′を気廠濃防止用
テープの平面図 ＼ば ｔａη
図、 第２図は←テープキャリアの端部を折り曲げた平面図と
そのＡ−Ａ断面図、 第３図は磁気バブルメモリ装置の要部を示す斜視図、 第４図は第３図に示すチップアッセンブリの平面図、 第５図は従来例によるテープキャリアの平面図、第６図
は従来のテープキャリアにおける静電気破壊防止用テー
プの平面図、 である。 図中において、 ８は搭載チップ、 １３は導体回路パターン、 １４ａ、 １４ｂは電極、 ３１はテープキャリア、 ３２は絶縁・テープ、 ３３ａは電極接合用の導体パターン、 ３４は折り返し線、 を示す。 本光明の一笑施伴」によるテープキャリアの平面図 第 １ 図 テープキャリアの鴻部ε折り曲げた ″：？−面図とそのＡ−１４断面コ 勇２図 磁気バブルメモリ装置の要部を示す舛現図第３回 ワ 第３図；こ示すチップアンセンフ乃の平面図従来例によ
るテーフ祷￥リアの乎？ｆ１図第５ 図 従来のテープキャリアｔ；お（アろ靜′を気廠濃防止用
テープの平面図 ＼ば ｔａη
Claims (1)
- 【特許請求の範囲】 中間部を切断することによって外端部が切り離される複
数の導体回路パターン（１３）が形成された絶縁テープ
（３２）に所望のチップ（８）が搭載されるテープキャ
リア（３１）において、 該絶縁テープ（３２）には、その幅方向に整列する該回
路パターン（１３）の外端部または該外端部に連通され
た電極（１４ａ、１４ｂ）と、該外端部列または電極（
１４ａ、１４ｂ）列の外側の折り返し線（３４）に沿っ
て該絶縁テープ（３２）を折り返したとき該外端部列ま
たは電極（１４ａ、１４ｂ）列に重なる導体パターン（
３３ａ）とが、形成されてなることを特徴とする静電破
壊防止用テープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651989A JPH033261A (ja) | 1989-05-30 | 1989-05-30 | 静電破壊防止用テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651989A JPH033261A (ja) | 1989-05-30 | 1989-05-30 | 静電破壊防止用テープキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH033261A true JPH033261A (ja) | 1991-01-09 |
Family
ID=15177076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13651989A Pending JPH033261A (ja) | 1989-05-30 | 1989-05-30 | 静電破壊防止用テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH033261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214427A (ja) * | 1994-01-27 | 1995-08-15 | Sakae Denshi Kogyo Kk | 放電処理方法 |
-
1989
- 1989-05-30 JP JP13651989A patent/JPH033261A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07214427A (ja) * | 1994-01-27 | 1995-08-15 | Sakae Denshi Kogyo Kk | 放電処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3484534A (en) | Multilead package for a multilead electrical device | |
| KR940006185Y1 (ko) | Ic 모듈 | |
| KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
| JPH0513967A (ja) | 半導体記憶制御装置及びその高密度実装方法 | |
| US4839713A (en) | Package structure for semiconductor device | |
| JPH0526746Y2 (ja) | ||
| CN111326495B (zh) | 具有电感的组件 | |
| US5220196A (en) | Semiconductor device | |
| US6987313B2 (en) | Semiconductor device | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| US5583748A (en) | Semiconductor module having multiple circuit boards | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| US20080083984A1 (en) | Wiring board | |
| JPH0246755A (ja) | 電子パッケージ | |
| JPH033261A (ja) | 静電破壊防止用テープキャリア | |
| JPS6224609A (ja) | 減結合コンデンサとその製造方法 | |
| EP0357050B1 (en) | Assembly packing method for sensor element | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JP7350703B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JPS59138355A (ja) | 記憶装置の多層実装構造 | |
| JPH11344720A (ja) | フレキシブルコネクタの接続構造 |