JPH0332892U - - Google Patents
Info
- Publication number
- JPH0332892U JPH0332892U JP9110789U JP9110789U JPH0332892U JP H0332892 U JPH0332892 U JP H0332892U JP 9110789 U JP9110789 U JP 9110789U JP 9110789 U JP9110789 U JP 9110789U JP H0332892 U JPH0332892 U JP H0332892U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay element
- expander
- mid
- compressor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は従来例を示すブロツク図である。 ２……ローパスフイルタ、３……コンプレツサ
、４……ＢＢＤ、６……エキスパンダ、１１……
プリエンフアシス回路、１２……デイエンフアシ
ス回路。
第２図は従来例を示すブロツク図である。 ２……ローパスフイルタ、３……コンプレツサ
、４……ＢＢＤ、６……エキスパンダ、１１……
プリエンフアシス回路、１２……デイエンフアシ
ス回路。
Claims (1)
- アナログ遅延素子と、該アナログ遅延素子の前
段に設けられたコンプレツサと、上記アナログ遅
延素子の後段に設けられたエキスパンダとを有す
る遅延回路において、上記コンプレツサの前段に
中高域増強回路を設け、上記エキスパンダの後段
に中高域減衰回路を設けたことを特徴とする遅延
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110789U JPH0332892U (ja) | 1989-08-02 | 1989-08-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110789U JPH0332892U (ja) | 1989-08-02 | 1989-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332892U true JPH0332892U (ja) | 1991-03-29 |
Family
ID=31640607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9110789U Pending JPH0332892U (ja) | 1989-08-02 | 1989-08-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332892U (ja) |
-
1989
- 1989-08-02 JP JP9110789U patent/JPH0332892U/ja active Pending