JPH0334045A - Store-in cache device - Google Patents

Store-in cache device

Info

Publication number
JPH0334045A
JPH0334045A JP1166904A JP16690489A JPH0334045A JP H0334045 A JPH0334045 A JP H0334045A JP 1166904 A JP1166904 A JP 1166904A JP 16690489 A JP16690489 A JP 16690489A JP H0334045 A JPH0334045 A JP H0334045A
Authority
JP
Japan
Prior art keywords
store
data
register
data storage
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1166904A
Other languages
Japanese (ja)
Inventor
Hitoshi Yamazaki
均 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1166904A priority Critical patent/JPH0334045A/en
Publication of JPH0334045A publication Critical patent/JPH0334045A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To improve the access performance by retrieving a directory control part and storing data into a data storage part at the time in a store request process. CONSTITUTION:An address register 1 is prepared to store the address informa tion on the access requests together with a store data register 8 which stores the data information on the store requests, and a read data register 9 which stores the data read out of a data storage part 7. Then a directory control part 2 is retrieved and at the same time the read/write accesses are given to the part 7 in a store request process. As a result, the store request processing performance is improved.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、データ処理装置におけるストアイン・キャ
シュ装置、特にオペランドストア要求の処理方式の改善
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a store-in cache device in a data processing device, and particularly to an improvement in the processing method for operand store requests.

[従来の技術1 第3図は、従来のストアイン・キャシュ装置の構成を示
すブロック図である。図において、(■)はアドレスレ
ジスタで、ストアイン・キャシュ装置へのアクセス要求
に関するアドレス情報を格納する。(2)はディレクト
リ制御部で、前記アドレス情報の一部により検索される
。(3)はディレクトリエントリ、(4)は比較回路で
、前記アドレス情報のうちディレクトリ検索に関与しな
い部分とディレクトリエントリ(3)内のディレクトリ
情報を比較する6(5)は制御回路で、ディレクトリエ
ントリ(3)内のタグ情報と比較回路(4〉の比較結果
を入力し、このストアイン・キャッシュ装置へのアクセ
ス要求に関する動作制御を行う、(6)は制御ラッチで
、制御回路(5)への出力をラッチする。(7)はデー
タ記憶部、(8)はストア要求に関する情報を格納する
ストアデータレジスタ1(9)はデータ記憶部(7)か
ら読出されたデータを要求するり一ドデータレジスタで
ある。
[Prior Art 1] FIG. 3 is a block diagram showing the configuration of a conventional store-in cache device. In the figure, (■) is an address register that stores address information regarding an access request to the store-in cache device. (2) is a directory control unit that performs a search based on part of the address information. (3) is a directory entry; (4) is a comparison circuit that compares the part of the address information that is not involved in the directory search with the directory information in directory entry (3); 6 (5) is a control circuit that makes the directory entry Inputs the tag information in (3) and the comparison result of the comparison circuit (4), and controls the operation regarding the access request to this store-in cache device. (6) is a control latch that is sent to the control circuit (5). (7) is a data storage unit, and (8) is a store data register 1 that stores information regarding a store request. It is a data register.

第4図はディレクトリエントリ(3)の構成を示す図で
ある。図において、(3a)、(3b)は各々対応する
データ記憶部(7〉内のデータに関するディレクトり情
報(3a)およびタグ情報(3b)である。なお、スト
アイン・キャッシュ装置のディレクトリ制御部における
タグ情報〈3b)の−例は例えばエージ−エム、トラン
ザクションズ・オン・コンピュータ・システムズ(^C
M TransactionsComputer Sy
stems) 、第4巻、第4号、1’)86年11月
、第273〜第282頁に示されているが、ここでは次
のように構成されているものとする。
FIG. 4 is a diagram showing the structure of directory entry (3). In the figure, (3a) and (3b) are directory information (3a) and tag information (3b) regarding data in the corresponding data storage unit (7>). Note that the directory control unit of the store-in cache device An example of the tag information <3b) in AGM Transactions on Computer Systems (^C
M Transactions Computer Sy
stems), Vol. 4, No. 4, 1'), November 1986, pages 273 to 282. Here, it is assumed that the structure is as follows.

無効   :データ記憶部内の対応する情報が無効であ
ることを示す。
Invalid: Indicates that the corresponding information in the data storage unit is invalid.

読出し可能;データ記憶部内の対応する情報が有効で、
この情報に関するリ ドアクセスが可能であること を示す。
Readable; the corresponding information in the data storage is valid;
Indicates that read access to this information is possible.

書込み可能:データ記憶部内の対応する情報が有効で、
この情報に関するリ ードアクセス、ストアアクセス が共に可能であることを示す。
Writable: The corresponding information in the data storage is valid and
Indicates that both read access and store access regarding this information are possible.

第5図は従来のス1〜アイン・キャッシュ装置における
ストア要求処理を示す動作フローチャトを示す図である
FIG. 5 is an operational flowchart showing store request processing in a conventional storage system.

次に、従来例の動作について説明する。なお。Next, the operation of the conventional example will be explained. In addition.

この発明の目的はス■・アイン・キヤシユ装置における
ストア要求処理の改善にあるので、以下ストア要求に対
する動作のみを説明する。
Since the purpose of the present invention is to improve the store request processing in the storage device, only the operation in response to the store request will be described below.

第5図のステツプS2でストア要求が受は付けられると
、ストア要求に関するアドレス情報とデータ情報がそれ
ぞれアドレスレジスタ(])およびストアデータレジス
タ(8)に格納される。続いて、ステップS2でアドレ
スレジスタ(1)内のアドレス情報に関するディレクト
リ制御部(2)の検索により、ディレクトリエントリ(
3〉が読み出され2デイレクトリ情l9(3a)とアド
レスレジスタ(1〉内のアドレス情報との比較が比較回
路(4〉で行われる。この比較結果とタグ情報(3b〉
に従って制御回路(5)は1ステツプS3でデータ記憶
部(7〉へのデータ格納が可能か否かを判定し、可能な
場合は制御ラッチ(6)をオンする。つま、比較結果が
一致で、かつタグ情報(3b)が書込み可能な場合のみ
制御ラッチ(6)がオンとなる。ステップS3で制御ラ
ッチ(6)がオンと判定された場合ステップS5に進み
ストアデータレジスタ(8〉内のデータ情報がデータ記
憶部(7)へ格納されてストア要求処理を処理し、ステ
ップS6で次アクセス要求の受付が行われる。
When the store request is accepted in step S2 of FIG. 5, address information and data information regarding the store request are stored in the address register (]) and the store data register (8), respectively. Subsequently, in step S2, the directory control unit (2) searches for the address information in the address register (1) to find the directory entry (
3> is read out, and a comparison circuit (4>) compares the directory information 19 (3a) with the address information in the address register (1>).This comparison result and the tag information (3b>
Accordingly, in step S3, the control circuit (5) determines whether or not it is possible to store data in the data storage section (7>), and if possible, turns on the control latch (6).In other words, if the comparison result is a match. , and the control latch (6) is turned on only when the tag information (3b) is writable.If the control latch (6) is determined to be on in step S3, the process advances to step S5 and the data in the store data register (8>) is turned on. The data information is stored in the data storage unit (7), the store request process is processed, and the next access request is accepted in step S6.

一方、ステツプS3で制御ラッチ(6)がオフと判定さ
れた場合、ステップS4でディレクトリエントリ(3)
内のディレクトリ情報(3a)およびタグ情報(3b)
をデータ格納が可能な状態に変更するための動作が実施
された後、ステップS5に進み、データ記憶部〈7)へ
データ格納が行われる。
On the other hand, if the control latch (6) is determined to be off in step S3, the directory entry (3) is
Directory information (3a) and tag information (3b) within
After the operation for changing the state to a state in which data can be stored is performed, the process advances to step S5, and data is stored in the data storage section <7).

[発明が解決しようとする課題] 上記のような従来のストアイン・キャシュ装置では、ス
トア要求の処理の場合は、ディレクトリ制御部の検索、
検索結果の判定、データ記憶部へのデータ格納の順に処
理する必要があり、アクセス性能が低下するという問題
点があった。
[Problems to be Solved by the Invention] In the conventional store-in cache device as described above, in the case of processing a store request, searching the directory control unit,
It is necessary to process the search results in the order of determination and data storage in the data storage unit, which poses a problem in that access performance deteriorates.

この発明は、かかる問題点を解決するためになされたも
ので、ストア要求処理においてディレクトリ制御部の検
索と、データ記憶部へのデータ格納を同時に実行するこ
とによりアクセス性能を改善したストアイン・キャシュ
装置を得ることを目的とする。
The present invention was made to solve this problem, and is a store-in cache that improves access performance by simultaneously executing a search in a directory control unit and storing data in a data storage unit during store request processing. The purpose is to obtain equipment.

[課題を解決するための手段] この発明に係るストアイン・キャシュ装置は。[Means to solve the problem] A store-in cash device according to the present invention.

ディレクトリ制御部およびデータ記憶部とを有するスト
アイソ・キャッシュ装置であって、前記ストアイソ・キ
ャッシュ装置へのアクセス要求に関するアドレス情報が
格納されるアドレスレジスタと、ストア要求に関するデ
ータ情報を格納するストアレジスタと、前記データ記憶
部から読み出されるデータを格納するリードデータレジ
スタとを備え、前記ストア要求に応じて前記アドレスレ
ジスタ内のストアアドレス情報に関する前記ディレクト
リ制御部の検索と前記データ記憶部のリードライトアク
セスを同時に行うようにすると共に前記ディレクトリ制
御部の検索結果に従って前記リドデータレジスタ内の情
報を前記データ記憶部内の前記ストアアドレス情報に関
する記憶位置に再格納するようしたものである。
A store iso cache device having a directory control unit and a data storage unit, an address register storing address information regarding an access request to the store iso cache device, and a store register storing data information regarding the store request; a read data register for storing data read from the data storage unit, and simultaneously performs a search by the directory control unit regarding store address information in the address register and read/write access to the data storage unit in response to the store request. At the same time, the information in the redo data register is re-stored in the storage location related to the store address information in the data storage section according to the search result of the directory control section.

[作用1 この発明においては、ディレクトリ制御部の検索とデー
タ記憶部のリードライトアクセスとを同時に行うように
したことにより、ストア要求処理のアクセス性能を改善
し、また検索結果によるデータ記憶部への再格納ができ
るようにしたことにより、ディレクトリ制御部の検索に
よりデータ記憶部へのデータ格納不可状態が検出された
場合データ記憶部内の情報を該ストア要求実行前の状態
に戻すことができる。
[Effect 1] In this invention, the search in the directory control unit and the read/write access to the data storage unit are performed at the same time, thereby improving the access performance of store request processing, and also improving the access performance of the data storage unit based on the search results. By making re-storage possible, if a state in which data cannot be stored in the data storage section is detected by searching the directory control section, the information in the data storage section can be returned to the state before the execution of the store request.

[実施例] 第1図はこの発明の一実施例によるストアイン・キャシ
ュ装置を示すブロック図である。図において1(1)〜
(9)は従来のものと同様である。
[Embodiment] FIG. 1 is a block diagram showing a store-in cache device according to an embodiment of the present invention. In the figure, 1 (1) ~
(9) is the same as the conventional one.

(10〉は選択回路で、制御ラッチ(6)の状態により
ストアデータレジスタ(8)の出力またはリードデータ
レジスタ(9)の出力を選択的にデータ記憶!(7)へ
供給する。
(10> is a selection circuit that selectively supplies the output of the store data register (8) or the output of the read data register (9) to the data storage! (7) depending on the state of the control latch (6).

第2図はこの発明の一実施例によるストア要求処理の動
作フローチャートを示す図である。
FIG. 2 is a diagram showing an operational flowchart of store request processing according to an embodiment of the present invention.

上記のように槽底されたスl−アイン キャシュ装置に
おいて、第2図のステツプ311でストア要求が受は付
けられると、このストア要求に関するアドレス情報とデ
ータ情報がそれぞれアドレスレジスタ(1)およびスト
アデータレジスタ(8)に格納される。続いて、ステツ
プ311でアドレスレジスタ〈1)内のアドレス情報に
関するディレクトリ制御部(2)の検索とデータ記憶部
(7〉のリードライトアクセスが同時に行われる。デイ
レクトす制御部(2)の検索においては、ディレクトリ
エントリ〈3)が読出されて、ステップS12で該スト
ア要求処理が可能が否がか判定される。つまり。
When a store request is accepted in step 311 of FIG. 2 in the storage device configured as described above, the address information and data information regarding this store request are stored in the address register (1) and the store, respectively. Stored in data register (8). Subsequently, in step 311, a search by the directory control unit (2) regarding the address information in the address register (1) and a read/write access to the data storage unit (7) are performed simultaneously. Then, the directory entry <3) is read out, and it is determined in step S12 whether or not the store request processing is possible. In other words.

ディレクトリ情報(3a)とアドレスレジスタ(1)内
のアドレス情報との比較が比較回路(4)によって行わ
れ、この比較結果が不一致の場合、またはタグ情報(3
b)が無効または読出し可能状態の場合、制御回路(5
〉はストア要求処理不可能として制御ラッチ(6)をオ
フする。また、比較結果が−致し、かつタグ情報(3b
)が書込み可能状態の場合、制御回路(5〉はストア要
求処理可能と判定して制御ラッチ(6)をオンする。
A comparison circuit (4) compares the directory information (3a) with the address information in the address register (1), and if the comparison result does not match, or if the tag information (3a)
b) is in an invalid or readable state, the control circuit (5
> turns off the control latch (6) as it is impossible to process the store request. Also, if the comparison result is -, and the tag information (3b
) is in the writable state, the control circuit (5>) determines that the store request can be processed and turns on the control latch (6).

一方、データ記憶部(7)のリードライトアクセスは次
の手順で行われる。
On the other hand, read/write access to the data storage section (7) is performed in the following procedure.

まず、アドレスレジスタ(1)内のアドレス情報に関す
るデータ記憶部(7)のリードアクセスが行われて変更
前データの読出しが行われ、この変更前データがリード
データレジスタ(9)に格納される1次に、ライトアク
セスによりストアデータレジスタ(8)内のストアデー
タがデータ記憶部(7)に格納される(ステップ311
)。
First, a read access to the data storage unit (7) regarding the address information in the address register (1) is performed to read out the data before change, and this data before change is stored in the read data register (9). Next, the store data in the store data register (8) is stored in the data storage unit (7) by write access (step 311
).

以上の動作により、該ストア要求処理は終了しているの
で、ステツプ311で制御ラッチ(6)がオン状態と判
定された場合、処理完了としてステップS16で次アク
セス要求の受付を行うことができる。また、ステップS
12でυ制御ラッチ(6)がオフ状態と判定された場合
3ステツプ313でデータ記憶部(7)内の+!′1報
を該ストア要求処理の前の状態に戻すためにリードデー
タレジスタ(9)内の変更前データが選択回路(10)
によりデータ記憶部(7)へ供給され、再格納される。
With the above operations, the store request processing has been completed, so if it is determined in step 311 that the control latch (6) is in the on state, the next access request can be accepted in step S16 as the processing is completed. Also, step S
If the υ control latch (6) is determined to be off in step 12, the +! In order to return the '1 report to the state before the store request processing, the data before change in the read data register (9) is transferred to the selection circuit (10).
is supplied to the data storage unit (7) and re-stored.

さらに。moreover.

ステップS14でディレクトリエントリ〈3)内のディ
レクトリ情報(3a〉およびタグ情報(3b)をストア
要求処理可能な状態に変更するための制御動作が実施さ
れた後に1ステツプS15に進みブタ記憶部(7〉への
ストアデータの格納が行われる。
After a control operation for changing the directory information (3a> and tag information (3b) in the directory entry <3) to a state in which the store request can be processed is performed in step S14, the process advances to step S15 and the pig storage section (7) is executed. Store data is stored in .

[発明の効果コ この発明は以上説明したとおり、ストアインキャッシュ
装置へのアクセス要求に関するアドレス情報が格納され
るアドレスレジスタと、ストア要求に関するデータ情報
を格納するストアデータレジスタと、データ記憶部から
読出されたデータを格納するリードデータレジスタとを
備え、ストア要求処理におけるディレクトリ制御部の検
索とデータ記憶部のリードライトアクセスとを同時に行
うようにしたので、ストア要求処理の性能を改作できる
効果がある。
[Effects of the Invention] As explained above, the present invention includes an address register in which address information related to an access request to a store-in-cache device is stored, a store data register in which data information related to a store request is stored, and a data readout from a data storage unit. This has the effect of improving the performance of store request processing, as it is equipped with a read data register for storing the stored data, and the directory control section search and read/write access to the data storage section are performed simultaneously during store request processing. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるストアイソキャッシ
ュ装置の構成ブロック図、第2図はこの発明の動作フロ
ーチャート図、第3図は従来のストアイン キャッシュ
装置の構成ブロック図、第4図は第3図のディレクトリ
エントリの構成ブロック図、第5171は従来の動作フ
ローヂャート図である。 図において、(1)・・・アドレスレジスタ、(2)・
ディレクトリ制御部、(3)・・・ディレクトリエント
リ、(4)・・・比較回路、(5〉・・・制御回路、(
6)・・・制御ラッチ、(7)・・・データ3己憶部、
(8)・・・ストアデータレジスタ、(9)リードデー
タレジスタ、(10)・・・選択回路である。 なお 各図中同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram of the configuration of a store isocash device according to an embodiment of the present invention, FIG. 2 is an operation flowchart of the present invention, FIG. 3 is a block diagram of the configuration of a conventional store-in cache device, and FIG. 4 is a block diagram of the configuration of a conventional store-in cache device. In the configuration block diagram of a directory entry in FIG. 3, reference numeral 5171 is a conventional operation flowchart. In the figure, (1)...address register, (2)...
Directory control unit, (3)...Directory entry, (4)...Comparison circuit, (5>...Control circuit, (
6)...Control latch, (7)...Data 3 self-storage section,
(8)...store data register, (9) read data register, (10)...selection circuit. Note that the same reference numerals in each figure indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] ディレクトリ制御部およびデータ記憶部とを有するスト
アイン・キャッシュ装置であって、前記ストアイン・キ
ャッシュ装置へのアクセス要求に関するアドレス情報が
格納されるアドレスレジスタと、ストア要求に関するデ
ータ情報を格納するストアレジスタと、前記データ記憶
部から読み出されるデータを格納するリードデータレジ
スタとを備え、前記ストア要求に応じて前記アドレスレ
ジスタ内のストアアドレス情報に関する前記ディレクト
リ制御部の検索と前記データ記憶部のリードライトアク
セスを同時に行うようにすると共に前記ディレクトリ制
御部の検索結果に従って前記リードデータレジスタ内の
情報を前記データ記憶部内の前記ストアアドレス情報に
関する記憶位置に再格納するようにしたことを特徴とす
るストアイン・キャシュ装置。
A store-in cache device having a directory control unit and a data storage unit, the address register storing address information regarding an access request to the store-in cache device, and the store register storing data information regarding the store request. and a read data register for storing data read from the data storage unit, and in response to the store request, the directory control unit searches for store address information in the address register and read/write access to the data storage unit. The store-in method is characterized in that the information in the read data register is re-stored in the storage location related to the store address information in the data storage unit according to the search result of the directory control unit. cache device.
JP1166904A 1989-06-30 1989-06-30 Store-in cache device Pending JPH0334045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1166904A JPH0334045A (en) 1989-06-30 1989-06-30 Store-in cache device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1166904A JPH0334045A (en) 1989-06-30 1989-06-30 Store-in cache device

Publications (1)

Publication Number Publication Date
JPH0334045A true JPH0334045A (en) 1991-02-14

Family

ID=15839792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1166904A Pending JPH0334045A (en) 1989-06-30 1989-06-30 Store-in cache device

Country Status (1)

Country Link
JP (1) JPH0334045A (en)

Similar Documents

Publication Publication Date Title
JP3259969B2 (en) Cache memory controller
JPH05150981A (en) Data processor
US5226132A (en) Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system
JPH0334045A (en) Store-in cache device
JPH0548497B2 (en)
JPS5991551A (en) Instruction prefetching device forecasting address to be branched
JP2540959B2 (en) Information processing device
JPH05257807A (en) Cache memory controller
JPH01177145A (en) Information processor
JP3118348B2 (en) Program cache method
JPH0784884A (en) Virtual computer system
JPS62184560A (en) Input/output buffer control device
JPH01319825A (en) Cache memory control system
JPS6045872A (en) High-speed buffer memory
JPS61136145A (en) Cash memory control circuit
JP2002024086A (en) Microcomputer, computer system and instruction code updating method
JPH0554079A (en) Information processor
JPS589452B2 (en) Firmware broom
JPH04175825A (en) Information processor provided with branch history table
JPH086853A (en) Memory control method
JPH02259945A (en) Storing processing system
JPH04363738A (en) Cache memory device
JPS61221845A (en) Producing system for invalidated address of buffer memory
JPH05165756A (en) Channel controller with macro processing function
JPS62171058A (en) address translation device