JPH0334572A - 金属・半導体接合を有する半導体装置およびその製造方法 - Google Patents

金属・半導体接合を有する半導体装置およびその製造方法

Info

Publication number
JPH0334572A
JPH0334572A JP1170072A JP17007289A JPH0334572A JP H0334572 A JPH0334572 A JP H0334572A JP 1170072 A JP1170072 A JP 1170072A JP 17007289 A JP17007289 A JP 17007289A JP H0334572 A JPH0334572 A JP H0334572A
Authority
JP
Japan
Prior art keywords
junction
semiconductor
metal
superstructure
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1170072A
Other languages
English (en)
Other versions
JP2817217B2 (ja
Inventor
Kazuyoshi Ueno
和良 上野
Kazuyuki Hirose
和之 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1170072A priority Critical patent/JP2817217B2/ja
Priority to US07/545,876 priority patent/US5098858A/en
Publication of JPH0334572A publication Critical patent/JPH0334572A/ja
Application granted granted Critical
Publication of JP2817217B2 publication Critical patent/JP2817217B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/971—Stoichiometric control of host substrate composition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、金属とＩｎ　＋　Ｖ族化合物半導体のショッ
トキー接合およびその製造方法に関する。
（従来の技術） ショツトキー性の金属・半導体接合はＧａＡｓを代表と
した化合物半導体ダイオードや、ＭＥＳＦＥＴのゲート
接合として広く用いられている。特にＧａＡｓの場合に
は表面に多数存在する界面準位により良好なＭＩＳ構造
が形成できないため、高速論理素子あるいは高周波増幅
素子としてＭＥＳＦＥＴが盛んに開発され、実用化がな
されている。
従来は、例えばＧａＡｓのショットキー接合および、そ
れを用いたＭＥＳＦＥＴは（１００）基板を用いて製造
されている。ショットキーゲートの特性はショットキー
バリアハイド（Φｂ）で表されるが、従来の方法で製造
した場合は、ＧａＡｓの場合、Φｂの値は被着した金属
によらずほぼ一定の値となることが、例えば、ブイジッ
クスオブセミコンダクターデバイセズ（Ｐｈｙｓｉｃｓ
　ｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ
　：　ＪｏｈｎＷｉｌｅｙ　＆　５ｏｎｓ、　Ｉｎｃ、
、　１９８１）２７６頁に示されているように、一般に
知られている。
（発明が解決しようとする課題） Φｂの値をひとつのパラメータとして安定して変化させ
ることは、デバイスの設計において、例えば次のような
場合に重要となる。
ＭＥＳＦＥＴを用いた論理回路素子の場合は、Φｂでゲ
ート電極に加えられる電圧のハイレベルが制限され、集
積度を向上するために充分な動作マージンを確保するた
めにはΦｂの向上が必要である。また、オーミック接合
を形成する場合にはバリアハイドを小さくして接触抵抗
を低下する必要がある。ところが、従来の技術で述べた
ように、従来の（１００）面を用いた通常の製造方法に
よるショットキー接合ではΦｂの値を変化させることは
困難であるという課題があった。さらに、変化したΦｂ
を制御性よく安定して製造することが困難であるという
課題があった。
本発明の目的は、上記課題を解決し、バリアハイドの変
化した金属・半導体接合およびバリアハイドを制御性よ
く安定に製造する製造方法を提供することにある。
（課題を解決するための手段） 本発明の第１の金属・半導体接合は、閃亜鉛鉱型ＩＩＩ
　＋　Ｖ族化合物半導体と金属との接合において、該化
合物半導体の表面の面方位が（１１１）Ａ面であって、
接合を形成する時の該半導体面超構造が２×２であるこ
とを特徴とするものである。
また、本発明の第２の金属・半導体接合は、閃亜鉛鉱型
ＩＩＩ　ｅ　Ｖ族化合物半導体と金属との接合において
、該化合物半導体の表面の面方位が（１１１）Ｂ面であ
って、接合を形成する時の該半導体表面構造が２×２構
造であることを特徴とするものである。
また、本発明の第１の金属・半導体接合の製造方法は、
超高真空中で閃亜鉛鉱型１１ＬＶ族化合物半導体の（１
１１）Ａ面にＶ族元素を当てながら６００度以上のサー
マルエツチングにより酸化層を除去して２×２の表面超
構造を形成する工程と、該表面超構造を保持したまま基
板を室温まで冷却する工程と、該表面上に金属を被着す
る工程とを含んでなることを特徴とするものである。
また、本発明の第２の金属・半導体接合の製造方法は、
超高真空中で閃亜鉛鉱型ＩＩＬＶ族化合物半導体の（１
１１）Ｂ面にＶ族元素を当てながら６００度以上のサー
マルエツチングにより酸化層を除去して２×２の表面超
構造を形成する工程と、該表面超構造を保持したまま基
板を室温まで冷却する工程と該表面上に金属を被着する
工程とを含んでなることを特徴とするものである。
（作用） １１１−Ｖ族化合物半導体の（１１１）面にはＩＩＩ族
元素が終端面である（１１１）Ａ面と■族元素が終端面
である（１１１）Ｂ面との２種類がある。本発明者らが
鋭意検討したところ、（１１１）Ａ面および３面上に現
れる超構造２×２構造上に金属を被着することによって
、ΦｂがそれぞれＡ面では向上し、Ｂ面では低下すると
いう実験結果が得られた。また、６００００以上のサー
マルエツチングにより安定して良好な２×２の超構造が
実現でき、室温への冷却工程と超高真空中での金属被着
工程により良好な接合が安定して得られることがわかっ
た。
（実施例） 本発明の第１の金属・半導体接合およびその製造方法に
ついてのＧａＡｓとＡＩの接合を例にとった実施例につ
いて以下に説明する。
第１図は本発明にかかるＡＩとＱａＡｓの接合を用いた
縦型ダイオードの断面図である。第１図において１はＳ
ｉを２Ｘ１０１７ｃｍ−３ドープしたｎ型ＧａＡｓ（１
１１）Ａ面基板、２はＡＩ、３はオーム性電極である。
第１図め接合は以下のようｌこして製造した。鏡面研磨
したＧａＡｓ（１１１）Ａ面を、硫酸系のエツチング液
を用いて表面層を除去した後、塩酸で自然酸化膜を除去
する。その後、分子線エピタキシー装置（ＭＢＥ）内に
導入し、３００°Ｃでプリヒートし、さらに、５００°
Ｃ以上になったところでＡｓビームを１×１Ｏ−５ｔＯ
ｒｒのＡｓ圧条件で照射しながら、６５０°Ｃまで基板
温度を上昇させる。この工程により、良好な２×２の表
面超構造が得られる。数分間、反射高エネルギー電子回
折（ＲＨＥＥＤ）パターンを観察しながら、２×２の表
面超構造が現れるまで酸化膜を除去する。その後、基板
温度を５００°ＣまではＡｓビームを照射しながら、５
００°Ｃ以下ではＡｓビームをきって、室温まで基板を
冷却する。その後、Ａ１を蒸着により約２００ｎｍ被着
して接合を形成する。さらに、裏面にオーム性電極３を
通常の方法で形成して、第１図の縦型ダイオードが完成
する。我々の実験による電流電圧測定の結果からΦｂを
求めるとΦｂは０．８７ｅＶとなった。
本発明通常の（ｉｏｏ）面基板の場合にはφｂは、０．
７６ｅＶであり、０．１１ｅＶのΦｂ上昇が実現できた
。
この時の接合付近の熱平衡状態でのバンドを模式的に示
すと第２図のようになり、フェルミレベル２１のピンニ
ング位置が、本発明の伝導帯端２２から界面で０．８７
ｅＶとなっており、本発明の伝導帯端２２及び価電子帯
端２３は、従来の接合の伝導帯端２４及びは、伝導帯端
２５からそれぞれ０．１１ｅＶずつポテンシャルが高く
なっていると考えられる。
また、本発明の第２の金属・半導体接合およびその製造
方法に関して、ＡＩとＱａＡｓの接合を例にとって説明
する。第３図は本発明にかかるＡＩ・ＧａＡｓ接合を用
いた縦型ダイオードの断面図である。第３図において３
１はｎ型ＧａＡｓ（１１１）Ｂ面基板、３２はＡＩ、　
３３はオーム性電極である。第３図の接合は以下のよう
にして製造した。鏡面研磨したＧａＡｓ（１１１）Ｂ面
を、上記と同様にして、自然酸化膜を除去した後、基板
温度を６３０°Ｃまで上昇させる以外は上記（１１１）
Ａ面と同様の工程により、２×２の表面超構造を得る。
上記実施例と同様に室温まで基板を冷却した後、ＡＩを
蒸着により約２００ｎｍ被着して接合を形成する。
さらに裏面にオーム性電極３３を通常の方法で形成して
、第３図の縦型ダイオードが完成する。ダイオードの電
流電圧測定の結果からΦｂを求めると、我々の実験によ
ればΦｂは０．６７ｅＶとなった。通常の（１００）面
基板の場合にはΦｂは、０．７６ｅＶであり、０．０９
ｅＶのΦｂ低減が実現できた。これにより、コンタクト
抵抗は従来の場合の約１／６となる。
この時の接合付近の熱平衡状態でのバンドを模式的に示
すと第４図のようになり、フェルミレベル４１のピンニ
ング位置が、本発明では伝導帯端４２から界面で０．６
７ｅＶとなっていると考えられ、本発明ではそれぞれ伝
導帯端４２、価電子帯端４３が従来の接合の場合の伝導
帯端４４、価電子帯端４５からそれぞれ０．０９ｅＶポ
テンシヤルがひくくなっていると考えられる。
なお実施例として示したＡｌ−ＧａＡｓ接合以外の金属
・化合物半導体においても同様の効果が得られ、金属と
しては、Ａｕ、　Ａｇ、　Ｗ、　ＷＳｉ、　ＷＡＩ、　
ＷＮ等、半導体としてはＡｌｘＧａ１−ｘＡＳ、ＩｎＡ
ｓ、　ＩｎＡｓ、Ｇａｒｂなど多くの組合せが可能であ
る。
（発明の効果） 以上説明したように、本発明の第１の金属・半導体接合
においては、（１１１）Ａ面がＩＩＩ族元素で終端した
状態で安定である性質と（１１１）Ａ面に現れる２×２
構造がΦｂを向上する表面を提供するという実験結果に
基ずき、界面に於けるフェルミレベルのピンニング位置
を価電子帯端側に移動させ、その効果によってショット
キーバリアハイドを向上する効果がある。この効果によ
り、例えば本発明の接合をゲート接合に用いたＧａＡｓ
ＭＥＳＦＥＴにより論理回路を構成する場合、ゲート電
極に加えられる正電位の限界がひろがり、論理振幅を大
きくできるなど、集積回路の集積度を向上する上で大き
な効果がある。さらに、本発明の第１の金属・半導体接
合の製造方法によれば、再現性よ＜（１１１）Ａ面上に
２×２の超構造を実現して、Φｂの高い接合を安定して
製造できるという効果がある。
また、本発明の第２の金属・半導体接合においては、（
１１１）Ｂ面がＶ族元素で終端した状態で安定であると
いう性質と、（１１１）Ｂ面に現れる２×２表面超構造
上のショットキー接合においてΦｂが低減したという実
験結果に基ずき従来の技術ではできなかったΦｂを低減
する効果がある。例えば本発明の接合をオーミック接合
に用いた場合、バリアの低下により、コンタクト抵抗の
低減が実現でき、ＦＥＴをはじめとして素子の寄生抵抗
の低減につながり、ひいては素子性能の向上を実現する
効果がある。さらに、本発明の第２の金属・半導体接合
の製造方法によれば、再現性よ＜（１１１）Ｂ面上に２
×２の超構造を実現して、Φｂの低い接合を安定して製
造できるという効果がある。
【図面の簡単な説明】
第１図は本発明の第１の金属・半導体接合を用いたダイ
オードの実施例を示す断面図、 第２図は本発明の第１の金属・半導体接合にかかる接合
付近のバンド構造を示す模式図、 第３図は本発明の第２の金属・半導体接合を用いたダイ
オードの実施例を示す断面図、 第４図は本発明の第２の金属・半導体接合にかかる接合
付近のバンド構造を示す模式図である。 １−ｎ型ＧａＡｓ（１１１）Ａ基板、３１・ｎ型ＧａＡ
ｓ（１１１）Ｂ基板、２，３２・・−ＡＩ電極、３，３
３・・・オーム性電極、２１．４１・・・フェルミレヘ
ル、２２．４２・・・本発明の接合の伝導帯端、２３，
４３・・・本発明の接合の価電子帯端、２４．４４・・
・従来の接合の伝導帯端、２５．４５・・・従来の接合
の価電子帯端。

Claims (4)

    【特許請求の範囲】
  1. （１）閃亜鉛鉱型III−Ｖ族化合物半導体と金属との接
    合において、該化合物半導体の表面の面方位が（１１１
    ）Ａ面であって、接合を形成する時の該半導体表面超構
    造が２×２構造であることを特徴とする金属・半導体接
    合。
  2. （２）閃亜鉛鉱型III−Ｖ族化合物半導体と金属との接
    合において、該化合物半導体の表面の面方位が（１１１
    ）Ｂ面であって、接合を形成する時の該半導体表面超構
    造が２×２構造であることを特徴とする金属・半導体接
    合。
  3. （３）超高真空中で閃亜鉛鉱型III−Ｖ族化合物半導体
    の（１１１）Ａ面にＶ族元素を照射しながら６００℃以
    上のサーマルエッチングにより酸化層を除去して２×２
    の表面超構造を形成する工程と、該表面超構造を保持し
    たまま基板を室温まで冷却する工程と、該表面上に金属
    を被着する工程とを含んでなることを特徴とする金属・
    半導体接合の製造方法。
  4. （４）超高真空中で閃亜鉛鉱型III−Ｖ族化合物半導体
    の（１１１）Ｂ面にＶ族元素を照射しながら６００℃以
    上のサーマルエッチングにより酸化層を除去して２×２
    の表面超構造を形成する工程と、該表面超構造を保持し
    たまま基板を室温まで冷却する工程と、該表面上に金属
    を被着する工程とを含んでなることを特徴とする金属・
    半導体接合の製造方法。
JP1170072A 1989-06-30 1989-06-30 金属・半導体接合を有する半導体装置およびその製造方法 Expired - Lifetime JP2817217B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1170072A JP2817217B2 (ja) 1989-06-30 1989-06-30 金属・半導体接合を有する半導体装置およびその製造方法
US07/545,876 US5098858A (en) 1989-06-30 1990-06-29 Junction between metal and zincblende-type III-V compound semiconductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1170072A JP2817217B2 (ja) 1989-06-30 1989-06-30 金属・半導体接合を有する半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0334572A true JPH0334572A (ja) 1991-02-14
JP2817217B2 JP2817217B2 (ja) 1998-10-30

Family

ID=15898119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1170072A Expired - Lifetime JP2817217B2 (ja) 1989-06-30 1989-06-30 金属・半導体接合を有する半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5098858A (ja)
JP (1) JP2817217B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8448658B2 (en) 2008-07-07 2013-05-28 Beijing Tianqing Chemicals Co, Ltd. Rescue device for leakage of dangerous chemicals

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571732A (en) * 1993-08-19 1996-11-05 Texas Instruments Incorporated Method for fabricating a bipolar transistor
US6414377B1 (en) * 1999-08-10 2002-07-02 International Business Machines Corporation Low k dielectric materials with inherent copper ion migration barrier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935586A (en) * 1972-06-29 1976-01-27 U.S. Philips Corporation Semiconductor device having a Schottky junction and method of manufacturing same
US3927225A (en) * 1972-12-26 1975-12-16 Gen Electric Schottky barrier contacts and methods of making same
US3938243A (en) * 1973-02-20 1976-02-17 Signetics Corporation Schottky barrier diode semiconductor structure and method
US4011583A (en) * 1974-09-03 1977-03-08 Bell Telephone Laboratories, Incorporated Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors
US4149907A (en) * 1977-07-07 1979-04-17 Rca Corporation Method of making camera tube target by modifying Schottky barrier heights
US4179534A (en) * 1978-05-24 1979-12-18 Bell Telephone Laboratories, Incorporated Gold-tin-gold ohmic contact to N-type group III-V semiconductors
US4226649A (en) * 1979-09-11 1980-10-07 The United States Of America As Represented By The Secretary Of The Navy Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques
US4881979A (en) * 1984-08-29 1989-11-21 Varian Associates, Inc. Junctions for monolithic cascade solar cells and methods
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
US4724223A (en) * 1986-12-11 1988-02-09 Gte Laboratories Incorporated Method of making electrical contacts
US4962050A (en) * 1988-12-06 1990-10-09 Itt Corporation GaAs FET manufacturing process employing channel confining layers
US4935381A (en) * 1988-12-09 1990-06-19 The Aerospace Corporation Process for growing GaAs epitaxial layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8448658B2 (en) 2008-07-07 2013-05-28 Beijing Tianqing Chemicals Co, Ltd. Rescue device for leakage of dangerous chemicals

Also Published As

Publication number Publication date
JP2817217B2 (ja) 1998-10-30
US5098858A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
US4186410A (en) Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
JP7052503B2 (ja) トランジスタの製造方法
US20250040164A1 (en) Method for manufacturing an ohmic contact for a hemt device
KR900005560B1 (ko) 반도체장치 및 그 제조방법
JPH10107213A (ja) 半導体装置及びその製造方法
US20030107101A1 (en) Semiconductor device and method for fabricating the same
CN111211176A (zh) 一种氮化镓基异质结集成器件结构及制造方法
JPH02252267A (ja) 半導体装置の製造方法
JPH0334572A (ja) 金属・半導体接合を有する半導体装置およびその製造方法
US5264379A (en) Method of making a hetero-junction bipolar transistor
JP4043600B2 (ja) ショットキー障壁形成用電極
JP2000174261A (ja) 化合物半導体装置
WO2022208868A1 (ja) 半導体装置およびその製造方法
EP0460429A2 (en) Method of making heterojunction bipolar transistor
CN116092928B (zh) 一种高栅压摆幅的增强型GaN功率器件及其制备方法
JPH05129345A (ja) マイクロ波集積回路の製造方法
JP3055264B2 (ja) 半導体素子の製造方法
JP3350426B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP3438100B2 (ja) 半導体集積回路装置の製造方法
JP3520625B2 (ja) 半導体装置の製造方法
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
JPH03236224A (ja) 半導体装置の製造方法
EP0684633A2 (en) Method for manufacturing a semiconductor device
CN118315419A (zh) Iii族氮化物基增强型hemt的栅极加固结构及其制作方法
Umebachi et al. A New Heterojunction-Gate GaAs FET