JPH0334647B2 - - Google Patents
Info
- Publication number
- JPH0334647B2 JPH0334647B2 JP55188002A JP18800280A JPH0334647B2 JP H0334647 B2 JPH0334647 B2 JP H0334647B2 JP 55188002 A JP55188002 A JP 55188002A JP 18800280 A JP18800280 A JP 18800280A JP H0334647 B2 JPH0334647 B2 JP H0334647B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- semiconductor
- light absorption
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はレーザを用いた加熱処理に関するもの
であり、加熱される半導体膜の均一性を向上させ
ることを目的とする。
であり、加熱される半導体膜の均一性を向上させ
ることを目的とする。
周知のように、レーザはコヒーレントな光であ
りしかも単位面積あたりのエネルギ密度が大き
い。半導体の分野では上記の特徴を生かしてイオ
ン注入後のアニールや多結晶シリコン層へのドー
ピング抵抗を下げるために用いられようとしてい
る。レーザ光が半導体に照射されると吸収係数が
大きいために半導体表面よりわずか数μmの深さ
にほとんどの光エネルギが吸収され、瞬時にして
半導体方面が溶融してしまう。そして照射が終る
と数秒で冷却する。このためイオン注入された不
純物子は拡散する間もなく活性化される。即ち不
純物分子はイオン注入後の深さ方向の分布を維持
することが可能で、高密度のLSIではシヨートチ
ヤネル効果を抑制するために重要である。また多
結晶シリコンではレーザ照射によつてグレイン
(結晶粒界)が大きくなるので不純物をドープし
た場合に抵抗値が著しく下がつて例えば10Ω/cm2
以下になるなど、高密度化や高速化にとつて重要
な改善が期待されている。
りしかも単位面積あたりのエネルギ密度が大き
い。半導体の分野では上記の特徴を生かしてイオ
ン注入後のアニールや多結晶シリコン層へのドー
ピング抵抗を下げるために用いられようとしてい
る。レーザ光が半導体に照射されると吸収係数が
大きいために半導体表面よりわずか数μmの深さ
にほとんどの光エネルギが吸収され、瞬時にして
半導体方面が溶融してしまう。そして照射が終る
と数秒で冷却する。このためイオン注入された不
純物子は拡散する間もなく活性化される。即ち不
純物分子はイオン注入後の深さ方向の分布を維持
することが可能で、高密度のLSIではシヨートチ
ヤネル効果を抑制するために重要である。また多
結晶シリコンではレーザ照射によつてグレイン
(結晶粒界)が大きくなるので不純物をドープし
た場合に抵抗値が著しく下がつて例えば10Ω/cm2
以下になるなど、高密度化や高速化にとつて重要
な改善が期待されている。
多結晶シリコンのグレインサイズはCVD法に
よる被着では堆積時の温度と膜厚によつて異なる
が1μmを越えることはなく一般的には0.1μm前後
であり、したがつて正孔や電子などのキヤリアの
移動度も10cm2/V.secを越えをことは難しい。と
ころがレーザ照射によつて多結晶シリコンのグレ
インサイズは容易に10μmを越すようになりキヤ
リアの移動度も100cm2/V.secを越すことは困難
ではなくなつてきた。
よる被着では堆積時の温度と膜厚によつて異なる
が1μmを越えることはなく一般的には0.1μm前後
であり、したがつて正孔や電子などのキヤリアの
移動度も10cm2/V.secを越えをことは難しい。と
ころがレーザ照射によつて多結晶シリコンのグレ
インサイズは容易に10μmを越すようになりキヤ
リアの移動度も100cm2/V.secを越すことは困難
ではなくなつてきた。
しかしながら、レーザのビームスポツトが数〜
数十μmもあるために、例えば石英板などの絶縁
板に被着された多結晶シリコンをレーザ照射する
場合には走査が必要であり、またビームスポツト
内の分布も加わつて均一なレーザ照射が難しい。
このためにグレインサイズも揃わないといつた欠
点が知られている。したがつてレーザ照射された
多結晶シリコンでは単結晶シリコンのように特性
の揃つた素子を得るのは困難である。
数十μmもあるために、例えば石英板などの絶縁
板に被着された多結晶シリコンをレーザ照射する
場合には走査が必要であり、またビームスポツト
内の分布も加わつて均一なレーザ照射が難しい。
このためにグレインサイズも揃わないといつた欠
点が知られている。したがつてレーザ照射された
多結晶シリコンでは単結晶シリコンのように特性
の揃つた素子を得るのは困難である。
第1図は多結晶シリコンのレーザ照射を示す断
面図である。1は絶縁性基板で、石英もしくは表
面を酸化された単結晶シリコン基板が選ばれる。
MOSトランジスタなどの半導体素子を形成する
に際して800℃以上の高温工程を使用しなければ
基板1はガラス板でも差支えない。基板1上に多
結晶シリコン膜2を例えば5000〓の厚みで被着す
る。外気による汚染を避けるためには多結晶シリ
コン膜2上に絶縁膜3を被着しておくとよい。絶
縁膜3は300〜1000〓と薄く形成され、材質は酸
化シリコン、窒化シリコン、アルミナなどが一般
的である。また被着方法はCVD法でもよく、熱
酸化であつても差支えない。
面図である。1は絶縁性基板で、石英もしくは表
面を酸化された単結晶シリコン基板が選ばれる。
MOSトランジスタなどの半導体素子を形成する
に際して800℃以上の高温工程を使用しなければ
基板1はガラス板でも差支えない。基板1上に多
結晶シリコン膜2を例えば5000〓の厚みで被着す
る。外気による汚染を避けるためには多結晶シリ
コン膜2上に絶縁膜3を被着しておくとよい。絶
縁膜3は300〜1000〓と薄く形成され、材質は酸
化シリコン、窒化シリコン、アルミナなどが一般
的である。また被着方法はCVD法でもよく、熱
酸化であつても差支えない。
第1図aに示すようにビームスポツト10〜
100μmの出力1〜10Wのアルゴンレーザ光4を
多結晶シリコン膜2に照射しながら毎秒数cmの速
度でまず紙面と平行な方向に動かして端から端ま
で走査し、次に紙面と垂直な方向にビームスポツ
トの大きさの約半分,5〜50μmほどステツプ状
に動かし再び端から端まで走査する。この操作を
繰り返すことにより多結晶シリコン膜2の全面を
レーザ照射する。もちろんレーザ光4を固定して
おいて基板1を動かす操作でも何ら差支えない。
100μmの出力1〜10Wのアルゴンレーザ光4を
多結晶シリコン膜2に照射しながら毎秒数cmの速
度でまず紙面と平行な方向に動かして端から端ま
で走査し、次に紙面と垂直な方向にビームスポツ
トの大きさの約半分,5〜50μmほどステツプ状
に動かし再び端から端まで走査する。この操作を
繰り返すことにより多結晶シリコン膜2の全面を
レーザ照射する。もちろんレーザ光4を固定して
おいて基板1を動かす操作でも何ら差支えない。
第1図bはレーザ照射終了後の断面図である。
ビームスポツトを重ね合わせることによつて生じ
るすじ状の走査むら5が発生し、基板1と多結晶
シリコン膜2との熱膨張係数の違いから冷却時に
多数のひび割れ6の生じることが分つた。走査む
ら5は多結晶シリコン膜2のグレインサイズの変
化に対応し、ひび割れ6は多結晶シリコン膜2の
不連続点となるために第1図bに示されたような
多結晶シリコン膜2を用いてMOSトランジスタ
などの半導体素子やLSIなどを作製した場合には
トランジスタ特性の不揃いや低い歩留が顕著であ
る。
ビームスポツトを重ね合わせることによつて生じ
るすじ状の走査むら5が発生し、基板1と多結晶
シリコン膜2との熱膨張係数の違いから冷却時に
多数のひび割れ6の生じることが分つた。走査む
ら5は多結晶シリコン膜2のグレインサイズの変
化に対応し、ひび割れ6は多結晶シリコン膜2の
不連続点となるために第1図bに示されたような
多結晶シリコン膜2を用いてMOSトランジスタ
などの半導体素子やLSIなどを作製した場合には
トランジスタ特性の不揃いや低い歩留が顕著であ
る。
そこで第2図aに示すように多結晶シリコン膜
2を島状に分離して7とし、レーザ照射すること
が試みられた。その結果は第2図bに示す通りで
ある。レーザ光の照射エネルギが大き過ぎると島
状半導体膜7の周囲が熔溶、冷却時に変形して台
形状9となつたり、あるいは球状となることが分
つた。適正な照射エネルギの場合には島状の半導
体膜は保存されるものの、島状多結晶シリコン膜
7の中央部10では10〜30μm、周囲11では1μ
m以下とグレインサイズの大きさが異なることも
分つた。これは島状多結晶シリコン7の隙間8で
はレーザ光4による吸収、発熱がないためと考え
られる。
2を島状に分離して7とし、レーザ照射すること
が試みられた。その結果は第2図bに示す通りで
ある。レーザ光の照射エネルギが大き過ぎると島
状半導体膜7の周囲が熔溶、冷却時に変形して台
形状9となつたり、あるいは球状となることが分
つた。適正な照射エネルギの場合には島状の半導
体膜は保存されるものの、島状多結晶シリコン膜
7の中央部10では10〜30μm、周囲11では1μ
m以下とグレインサイズの大きさが異なることも
分つた。これは島状多結晶シリコン7の隙間8で
はレーザ光4による吸収、発熱がないためと考え
られる。
このように多結晶シリコン膜2を島状7とする
ことにより冷却時に発生するストレスは島と島と
の間に吸収されてひび割れが抑圧されるが、多結
晶シリコン膜2を島状に形成せねばならぬために
LSIなどを製作しようとすればパターン配置に制
約を受けてしまう。また島状に分割しても島の内
部と周囲ではグレインサイズの違いによる特性の
不揃が生じるためにより厳しい制約がパターン設
計や配置に課せられることになる。
ことにより冷却時に発生するストレスは島と島と
の間に吸収されてひび割れが抑圧されるが、多結
晶シリコン膜2を島状に形成せねばならぬために
LSIなどを製作しようとすればパターン配置に制
約を受けてしまう。また島状に分割しても島の内
部と周囲ではグレインサイズの違いによる特性の
不揃が生じるためにより厳しい制約がパターン設
計や配置に課せられることになる。
島状多結晶シリコン膜7の大きさは数十〜数百
μmに選ばれるが、大きければひび割れが島内に
生じることもあり、小さければパターン設計と配
置に制約を受けることになる。なお島状多結晶シ
リコン膜7の横方向の変化9は隙間8を厚い絶縁
膜で埋めておくことによりかなり抑圧できること
が分つたが、ひび割れを防止することは難しい。
本発明は上記した問題点に鑑みなされたものであ
り、ひび割れを生じることなく均一なグレインサ
イズを得ることを目的とする。以下、第3図、第
4図とともに本発明の実施例について説明する。
μmに選ばれるが、大きければひび割れが島内に
生じることもあり、小さければパターン設計と配
置に制約を受けることになる。なお島状多結晶シ
リコン膜7の横方向の変化9は隙間8を厚い絶縁
膜で埋めておくことによりかなり抑圧できること
が分つたが、ひび割れを防止することは難しい。
本発明は上記した問題点に鑑みなされたものであ
り、ひび割れを生じることなく均一なグレインサ
イズを得ることを目的とする。以下、第3図、第
4図とともに本発明の実施例について説明する。
第3図aにおいて基板1上に多結晶シリコン膜
2を5000Åの厚さで被着し、その表面に絶縁膜3
を薄く形成する。そしてレーザ光吸収膜12とし
て吸収係数の大きい多結晶シリコン膜を1000〜
3000Å程被着する。レーザ光4は前記したように
数Wの出力でビームスポツトは10〜30μmに絞つ
て照射しながら走査する。レーザ照射の結果は第
3図bに示す通りで光吸収膜12にひび割れ6が
生じても多結晶シリコン膜2にひび割れが生じる
ことは極めて稀であつた。本発明においては光吸
収膜12にレーザ光4のエネルギの大部分を一旦
吸収させて光吸収膜12を溶融させ、薄い保護膜
3を介して多結晶シリコン膜2を加熱、溶融する
ために従来のように直接多結晶シリコン膜2を加
熱、溶融する場合よりも冷却時の時定数が長くな
つて急激な冷却が緩和され、したがつてひび割れ
が生じにくくなるためと思われる。光吸収膜12
が厚いとレーザ光の出力が大きくなければなら
ず、またその表面のみが溶融して多結晶シリコン
膜2が高温に加熱されにくくなる。光吸収膜12
が薄いとレーザ光のエネルギが直接結晶シリコン
膜2を加熱する割合が増して、従来と同じように
ひび割れを生じやすくなるので光吸収膜12には
最適な膜厚範囲の存在することが分るであろう。
もちろんこの膜厚は光吸収膜12の比熱や吸収係
数によつて大きく左右される。絶縁膜3は光吸収
膜12と多結晶シリコン膜2とが溶融した時に直
接反応したり、混ざり合うのを防止するために必
須の構成要素であるから薄すぎてはいけないと同
時に光吸収膜12から多結晶シリコン膜2への熱
伝導および光透過を低下させるほど厚くてもいけ
ない。したがつてその膜厚は300〜1000Åが好ま
しい。またその材質はSiO2、Si3N4、Al2O3など
1000℃以上の融点を有する絶縁物が最適であろ
う。
2を5000Åの厚さで被着し、その表面に絶縁膜3
を薄く形成する。そしてレーザ光吸収膜12とし
て吸収係数の大きい多結晶シリコン膜を1000〜
3000Å程被着する。レーザ光4は前記したように
数Wの出力でビームスポツトは10〜30μmに絞つ
て照射しながら走査する。レーザ照射の結果は第
3図bに示す通りで光吸収膜12にひび割れ6が
生じても多結晶シリコン膜2にひび割れが生じる
ことは極めて稀であつた。本発明においては光吸
収膜12にレーザ光4のエネルギの大部分を一旦
吸収させて光吸収膜12を溶融させ、薄い保護膜
3を介して多結晶シリコン膜2を加熱、溶融する
ために従来のように直接多結晶シリコン膜2を加
熱、溶融する場合よりも冷却時の時定数が長くな
つて急激な冷却が緩和され、したがつてひび割れ
が生じにくくなるためと思われる。光吸収膜12
が厚いとレーザ光の出力が大きくなければなら
ず、またその表面のみが溶融して多結晶シリコン
膜2が高温に加熱されにくくなる。光吸収膜12
が薄いとレーザ光のエネルギが直接結晶シリコン
膜2を加熱する割合が増して、従来と同じように
ひび割れを生じやすくなるので光吸収膜12には
最適な膜厚範囲の存在することが分るであろう。
もちろんこの膜厚は光吸収膜12の比熱や吸収係
数によつて大きく左右される。絶縁膜3は光吸収
膜12と多結晶シリコン膜2とが溶融した時に直
接反応したり、混ざり合うのを防止するために必
須の構成要素であるから薄すぎてはいけないと同
時に光吸収膜12から多結晶シリコン膜2への熱
伝導および光透過を低下させるほど厚くてもいけ
ない。したがつてその膜厚は300〜1000Åが好ま
しい。またその材質はSiO2、Si3N4、Al2O3など
1000℃以上の融点を有する絶縁物が最適であろ
う。
第4図は本発明の他の実施例を示す断面図であ
る。多結晶シリコン膜が島状7に形成され、その
表面に絶縁膜3が被着形成された後に全面に光吸
収膜12が被着されている。この場合には多結晶
シリコン膜7が島状に形成されているためにひび
割れを発生する恐れは皆無であり、また島7の隙
間にも光吸収膜12が存在するために島状多結晶
シリコン膜7の中心部と端部での加熱条件がほぼ
同じになつてグレインサイズが揃うという特徴を
有する。第3図、第4図において、光吸収膜たる
多結晶シリコン層12はレーザ照射後は不要であ
るので除去し、また必要とあらば保護膜たる絶縁
膜3も次工程で除去される。
る。多結晶シリコン膜が島状7に形成され、その
表面に絶縁膜3が被着形成された後に全面に光吸
収膜12が被着されている。この場合には多結晶
シリコン膜7が島状に形成されているためにひび
割れを発生する恐れは皆無であり、また島7の隙
間にも光吸収膜12が存在するために島状多結晶
シリコン膜7の中心部と端部での加熱条件がほぼ
同じになつてグレインサイズが揃うという特徴を
有する。第3図、第4図において、光吸収膜たる
多結晶シリコン層12はレーザ照射後は不要であ
るので除去し、また必要とあらば保護膜たる絶縁
膜3も次工程で除去される。
第5図は本発明の別の実施例を示す断面図であ
る。第4図との違いは絶縁膜3によつて表面を絶
縁された島状多結晶シリコン7間の隙間が光吸収
膜12によつて多結晶シリコン膜7の厚みとほぼ
等しく選択的に埋められている点にある。このた
め先に述べた実施例とは異なり光吸収膜12は島
状多結晶シリコン7間のみを加熱するので、レー
ザ光4の出力は従来例と同じでよい。冷却時に発
生するストレスは光吸収膜12と島状多結晶シリ
コン膜7との間に存在する絶縁膜3に吸収される
のでひび割れの発生は抑圧されて皆無である。ま
た第2図aとの比較からも明らかなように島状多
結晶シリコン膜7間の隙間8においても光吸収膜
12による加熱、溶融が行なわれるので島状多結
晶シリコン膜7の中心部と周囲における加熱、冷
却条件がほぼ同じになりグレインサイズが揃うこ
とは明らかであろう。光吸収膜12と島状半導体
層7が同一の物質、たとえばシリコンである場合
にはグレインサイズは極めてよく揃う。第5図に
おいて光吸収膜たる多結晶シリコン層12はレー
ザ照射後に前述したように除去してもよく、ある
いは新たに半導体層としての利用を図り、例えば
拡散層などに形成してもよい。ただし、半導体層
7と同じ膜質ではないのでMOSトランジスタな
どは形成せぬ方が賢明であろう。
る。第4図との違いは絶縁膜3によつて表面を絶
縁された島状多結晶シリコン7間の隙間が光吸収
膜12によつて多結晶シリコン膜7の厚みとほぼ
等しく選択的に埋められている点にある。このた
め先に述べた実施例とは異なり光吸収膜12は島
状多結晶シリコン7間のみを加熱するので、レー
ザ光4の出力は従来例と同じでよい。冷却時に発
生するストレスは光吸収膜12と島状多結晶シリ
コン膜7との間に存在する絶縁膜3に吸収される
のでひび割れの発生は抑圧されて皆無である。ま
た第2図aとの比較からも明らかなように島状多
結晶シリコン膜7間の隙間8においても光吸収膜
12による加熱、溶融が行なわれるので島状多結
晶シリコン膜7の中心部と周囲における加熱、冷
却条件がほぼ同じになりグレインサイズが揃うこ
とは明らかであろう。光吸収膜12と島状半導体
層7が同一の物質、たとえばシリコンである場合
にはグレインサイズは極めてよく揃う。第5図に
おいて光吸収膜たる多結晶シリコン層12はレー
ザ照射後に前述したように除去してもよく、ある
いは新たに半導体層としての利用を図り、例えば
拡散層などに形成してもよい。ただし、半導体層
7と同じ膜質ではないのでMOSトランジスタな
どは形成せぬ方が賢明であろう。
なお光吸収膜12を島状多結晶シリコン膜7間
の隙間8に選択的に埋め込むためには第4図の状
態から研磨していく手法もあるが、バイアスされ
たスパツタ蒸着を利用して光吸収膜12をやや厚
めに被着した後に食刻によつて一様に厚みを減じ
るのが簡便であろう。バイアスされたスパツタ蒸
着ではバイアス条件を店頭に設定することにより
下地に凹凸があつても蒸着後には平担な被着面が
得られることは公知である。
の隙間8に選択的に埋め込むためには第4図の状
態から研磨していく手法もあるが、バイアスされ
たスパツタ蒸着を利用して光吸収膜12をやや厚
めに被着した後に食刻によつて一様に厚みを減じ
るのが簡便であろう。バイアスされたスパツタ蒸
着ではバイアス条件を店頭に設定することにより
下地に凹凸があつても蒸着後には平担な被着面が
得られることは公知である。
以上の説明からも明らかなように本発明におい
ては光吸収膜を導入することによりレーザ光のエ
ネルギを一旦光吸収膜に移し変えてから半導体層
を加熱するので冷却時の急激なストレスを緩和さ
せることが可能で、したがつて従来のレーザ照射
処理と比べるとひび割れが著しく減少する。また
島状の半導体層内のグレインサイズも極めてよく
揃つた大きさに成長するなどの優れた特長を有
し、光吸収膜の被着という新たな工程の増加を補
つて余りある長所といえる。
ては光吸収膜を導入することによりレーザ光のエ
ネルギを一旦光吸収膜に移し変えてから半導体層
を加熱するので冷却時の急激なストレスを緩和さ
せることが可能で、したがつて従来のレーザ照射
処理と比べるとひび割れが著しく減少する。また
島状の半導体層内のグレインサイズも極めてよく
揃つた大きさに成長するなどの優れた特長を有
し、光吸収膜の被着という新たな工程の増加を補
つて余りある長所といえる。
半導体層として実施例では多結晶シリコンを挙
げたが、結晶性に関しては単結晶でもアモルフア
スでも構わず、材質に関してもシリコン以外の
−あるいは−族の化合物半導体でも制約が
ないことは言うまでもない。
げたが、結晶性に関しては単結晶でもアモルフア
スでも構わず、材質に関してもシリコン以外の
−あるいは−族の化合物半導体でも制約が
ないことは言うまでもない。
またレーザと光吸収膜として実施例ではアルゴ
ンレーザとシリコンを挙げたが、これ以外の組合
わせでも一向に支障をきたさない。要は使用しよ
うとするレーザ光源に対して大きな吸収係数と高
い融点を有しておればよく、光吸収膜の材質は半
導体でも金属でも差し支えない。レーザ光は連続
モードでもよく、あるいはQスイツチを適用した
ものでもよいことは言うまでもない。
ンレーザとシリコンを挙げたが、これ以外の組合
わせでも一向に支障をきたさない。要は使用しよ
うとするレーザ光源に対して大きな吸収係数と高
い融点を有しておればよく、光吸収膜の材質は半
導体でも金属でも差し支えない。レーザ光は連続
モードでもよく、あるいはQスイツチを適用した
ものでもよいことは言うまでもない。
第1図、第2図は従来例におけるレーザ照射に
よる半導体層の加熱状態を示す半導体層の断面
図、第3図、第4図、第5図は本発明の半導体装
置の製造方法における半導体層の加熱状態を示す
断面図である。 1……絶縁性基板、2……半導体膜、3……絶
縁膜、4……レーザ光、5……走査むら、6……
ひび割れ、7……島状半導体膜、8……隙間、9
……変形部、10……中心部、11……周囲、1
2……光吸収膜。
よる半導体層の加熱状態を示す半導体層の断面
図、第3図、第4図、第5図は本発明の半導体装
置の製造方法における半導体層の加熱状態を示す
断面図である。 1……絶縁性基板、2……半導体膜、3……絶
縁膜、4……レーザ光、5……走査むら、6……
ひび割れ、7……島状半導体膜、8……隙間、9
……変形部、10……中心部、11……周囲、1
2……光吸収膜。
Claims (1)
- 【特許請求の範囲】 1 絶縁性基板の一主面上に半導体膜を被着する
工程と、前記半導体膜上に絶縁膜を被着する工程
と、前記絶縁膜上に光吸収膜を被着する工程と、
前記光吸収膜上から光吸収膜にほとんどのエネル
ギーを吸収される波長のレーザ光を照射すること
によつて前記半導体膜を間接的に加熱する工程
と、レーザ照射後に前記光吸収膜を除去する工程
とからなる半導体装置の製造方法。 2 絶縁膜が酸化シリコン、窒化シリコン、アル
ミナの少なくとも1つよりなることを特徴とする
特許請求の範囲第1項に記載の半導体装置の製造
方法。 3 絶縁性基板の一主面上に島状の半導体膜を選
択的に被着形成する工程と、前記半導体膜上に絶
縁膜を被着する工程と、前記絶縁膜上に光吸収膜
を被着する工程と、前記光吸収膜上から光吸収膜
にほとんどのエネルギーを吸収される波長のレー
ザ光を照射することによつて前記半導体膜を間接
的に加熱する工程と、レーザ照射後に前記光吸収
膜を除去する工程とからなる半導体装置の製造方
法。 4 絶縁膜が酸化シリコン、窒化シリコン、アル
ミナの少なくとも1つよりなることを特徴とする
特許請求の範囲第3項に記載の半導体装置の製造
方法。 5 絶縁性基板の一主面上に島状の半導体膜を選
択的に被着形成する工程と、前記半導体膜上に絶
縁膜を被着する工程と、前記島状の半導体膜の間
を光吸収膜で埋める工程と、前記絶縁性基板の一
主面上方から光吸収膜にほとんどのエネルギーを
吸収される波長のレーザ光を照射することによつ
て前記半導体膜を上面と側面から加熱する工程
と、レーザ照射後に前記光吸収膜を除去する工程
とからなる半導体装置の製造方法。 6 絶縁膜が酸化シリコン、窒化シリコン、アル
ミナの少なくとも1つよりなることを特徴とする
特許請求の範囲第5項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188002A JPS57113217A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188002A JPS57113217A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113217A JPS57113217A (en) | 1982-07-14 |
| JPH0334647B2 true JPH0334647B2 (ja) | 1991-05-23 |
Family
ID=16215915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188002A Granted JPS57113217A (en) | 1980-12-29 | 1980-12-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57113217A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046539B2 (ja) * | 1975-10-15 | 1985-10-16 | 株式会社日立製作所 | シリコン結晶膜の製造方法 |
-
1980
- 1980-12-29 JP JP55188002A patent/JPS57113217A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57113217A (en) | 1982-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449524B1 (en) | Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer | |
| EP1087429B1 (en) | Method for laser heat treatment, and semiconductor device | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| US5336641A (en) | Rapid thermal annealing using thermally conductive overcoat | |
| US4543133A (en) | Process for producing single crystalline semiconductor island on insulator | |
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| JPS6412088B2 (ja) | ||
| JPH0823105A (ja) | 表示用半導体チップの製造方法 | |
| JP3149450B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JPH0410216B2 (ja) | ||
| US4773964A (en) | Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support | |
| US20060060848A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| US6025217A (en) | Method of forming polycrystalline semiconductor thin film | |
| US5214001A (en) | Method of manufacturing semiconductor device having planar single crystal semiconductor surface | |
| JP2002151410A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH027415A (ja) | Soi薄膜形成方法 | |
| EP0084985A2 (en) | Laser induced flow Ge-O based materials | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPH0334647B2 (ja) | ||
| JPH0420254B2 (ja) | ||
| JP2797104B2 (ja) | 半導体結晶層の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 |