JPH0334682B2 - - Google Patents
Info
- Publication number
- JPH0334682B2 JPH0334682B2 JP1650584A JP1650584A JPH0334682B2 JP H0334682 B2 JPH0334682 B2 JP H0334682B2 JP 1650584 A JP1650584 A JP 1650584A JP 1650584 A JP1650584 A JP 1650584A JP H0334682 B2 JPH0334682 B2 JP H0334682B2
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- whose
- collector
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえば、オーデイオ機器の音声出
力回路へ適用可能なトランジスタ出力回路に関す
るものである。
力回路へ適用可能なトランジスタ出力回路に関す
るものである。
従来例の構成とその問題点
従来、オーデイオアンプ等にしばしば用いられ
ているプツシユプル型出力回路を第1図に示す。
入力端子12をベース端子とするNPNトランジ
スタ1のコレクタを電源端子13に接続し、エミ
ツタに他端を接地した抵抗2及びNPNトランジ
スタ3のベースを接続する。NPNトランジスタ
3のコレクタには、電源端子に接続した定電流源
7、ダイオード5、トランジスタ8、抵抗6を図
のように接続し、またNPNトランジスタ1のベ
ースとNPNトランジスタ3のコレクタの間には、
位相補償用コンデンサ4を接続する。抵抗6は通
常50kΩ程度である。出力NPNトランジスタ9の
コレクタを電源端子に接続し、そのエミツタを、
コレクタ接地PNPトランジスタ10のエミツタ
に接続する。NPNトランジスタ9およびPNPト
ランジスタ10の各ベースをそれぞれ、ダイオー
ド5のアノード、及びNPNトランジスタ8のエ
ミツタに接続する。11は出力端子である。
ているプツシユプル型出力回路を第1図に示す。
入力端子12をベース端子とするNPNトランジ
スタ1のコレクタを電源端子13に接続し、エミ
ツタに他端を接地した抵抗2及びNPNトランジ
スタ3のベースを接続する。NPNトランジスタ
3のコレクタには、電源端子に接続した定電流源
7、ダイオード5、トランジスタ8、抵抗6を図
のように接続し、またNPNトランジスタ1のベ
ースとNPNトランジスタ3のコレクタの間には、
位相補償用コンデンサ4を接続する。抵抗6は通
常50kΩ程度である。出力NPNトランジスタ9の
コレクタを電源端子に接続し、そのエミツタを、
コレクタ接地PNPトランジスタ10のエミツタ
に接続する。NPNトランジスタ9およびPNPト
ランジスタ10の各ベースをそれぞれ、ダイオー
ド5のアノード、及びNPNトランジスタ8のエ
ミツタに接続する。11は出力端子である。
最近、ラジオカセツトレコーダー、VTRなど
において、高機能化、外付部品削減等の目的で、
出力インピーダンスを高インピーダンスと低イン
ピーダンスとに切り換えられるアンプへの要求が
高まつている。第1図のプツシユプル出力型出力
回路においても、入力端子12を接地し、同時に
定電流源7の電流値を零にすることにより、出力
端子11の出力インピーダンスをある程度高イン
ピーダンス化することができる。しかし、第1図
の回路では、PNP出力トランジスタ10のベー
スに位相補償用コンデンサ4が接続されており、
出力端子11に外部より印加した信号の振幅があ
る程度以上大きい場合、コンデンサの充放電電流
が出力トランジスタのベース電流となるため、出
力端子11の波形に歪ないしクリツプが生ずる。
すなわち、出力端子の電位が高くなると、トラン
ジスタ10のエミツタ→トランジスタ10のベー
ス→コンデンサの径路でコンデンサが充電され、
一方、出力端子の電位が低くなると、コンデンサ
→抵抗6→トランジスタ8のベース→トランジス
タ8のコレクタ→トランジスタ9のベース→トラ
ンジスタ9のエミツタの径路でコンデンサが放電
される。このため、従来のプツシユプル型出力回
路は、出力を高インピーダンス化できるアンプの
出力回路としては不適切である。
において、高機能化、外付部品削減等の目的で、
出力インピーダンスを高インピーダンスと低イン
ピーダンスとに切り換えられるアンプへの要求が
高まつている。第1図のプツシユプル出力型出力
回路においても、入力端子12を接地し、同時に
定電流源7の電流値を零にすることにより、出力
端子11の出力インピーダンスをある程度高イン
ピーダンス化することができる。しかし、第1図
の回路では、PNP出力トランジスタ10のベー
スに位相補償用コンデンサ4が接続されており、
出力端子11に外部より印加した信号の振幅があ
る程度以上大きい場合、コンデンサの充放電電流
が出力トランジスタのベース電流となるため、出
力端子11の波形に歪ないしクリツプが生ずる。
すなわち、出力端子の電位が高くなると、トラン
ジスタ10のエミツタ→トランジスタ10のベー
ス→コンデンサの径路でコンデンサが充電され、
一方、出力端子の電位が低くなると、コンデンサ
→抵抗6→トランジスタ8のベース→トランジス
タ8のコレクタ→トランジスタ9のベース→トラ
ンジスタ9のエミツタの径路でコンデンサが放電
される。このため、従来のプツシユプル型出力回
路は、出力を高インピーダンス化できるアンプの
出力回路としては不適切である。
発明の目的
本発明の目的は、出力を高インピーダンス化す
ることのできるプツシユプル型出力回路を提供す
ることにある。
ることのできるプツシユプル型出力回路を提供す
ることにある。
発明の構成
エミツタホロワ結合の第1のトランジスタでな
る信号入力部と、電流源、順方向ダイオードおよ
び第1の抵抗の直列体と、前記ダイオードのアノ
ード点、カソード点および前記第1の抵抗の他端
点にコレクタ、ベースおよびエミツタを、それぞ
れ接続した第2のトランジスタとでなる負荷部を
有する第3のトランジスタよりなる励振回路部
と、前記励振回路部の信号で駆動されるプツシユ
プル結合対でなる出力トランジスタとをそなえ、
かつ、前記第1のトランジスタのベースと前記第
3のトランジスタのコレクタとの間にコンデン
サ、ならびに、前記第2のトランジスタのベース
と前記出力トランジスタの出力端子との間に第2
の抵抗を、それぞれ、挿入したプツシユプル型出
力回路であり、これより、入力端子の電圧と、内
部の定電流源とを適当に切りかえて、高出力イン
ピーダンス回路を実現することができる。
る信号入力部と、電流源、順方向ダイオードおよ
び第1の抵抗の直列体と、前記ダイオードのアノ
ード点、カソード点および前記第1の抵抗の他端
点にコレクタ、ベースおよびエミツタを、それぞ
れ接続した第2のトランジスタとでなる負荷部を
有する第3のトランジスタよりなる励振回路部
と、前記励振回路部の信号で駆動されるプツシユ
プル結合対でなる出力トランジスタとをそなえ、
かつ、前記第1のトランジスタのベースと前記第
3のトランジスタのコレクタとの間にコンデン
サ、ならびに、前記第2のトランジスタのベース
と前記出力トランジスタの出力端子との間に第2
の抵抗を、それぞれ、挿入したプツシユプル型出
力回路であり、これより、入力端子の電圧と、内
部の定電流源とを適当に切りかえて、高出力イン
ピーダンス回路を実現することができる。
実施例の説明
第2図は、本発明の出力回路を示したものであ
り、回路素子1〜10は第1図の1〜10に対応
し、また入力端子12、出力端子11及び電源端
子13は第1図に於ける12,11,13に対応
する。本回路では新たに抵抗14を出力端子11
とトランジスタ8のベースとの間に接続する。抵
抗14は10kΩ程度とする。
り、回路素子1〜10は第1図の1〜10に対応
し、また入力端子12、出力端子11及び電源端
子13は第1図に於ける12,11,13に対応
する。本回路では新たに抵抗14を出力端子11
とトランジスタ8のベースとの間に接続する。抵
抗14は10kΩ程度とする。
第2図を参照しながら、本発明の回路動作を説
明する。本回路の出力インピーダンスを高インピ
ーダンスにしたい場合、入力12を接地し、同時
に定電流源7の電流値を零にする。この場合従来
例では、位相補償用コンデンサの充放電電流が出
力トランジスタ9のベース電流となるため、出力
端子に充放電電流のhFE倍の電流が流れるが、本
発明においては、コンデンサの充放電電流が、コ
ンデンサ4→抵抗6→抵抗14→出力端子11の
径路で流れるため、出力トランジスタ9または同
10のベース、エミツタ間に、それらの各トラン
ジスタを導通させるに足る電圧が発生しない。し
たがつて、出力端子に流れる電流は、コンデンサ
の充放電電流のみとなり、出力インピーダンスを
高く保つことができる。
明する。本回路の出力インピーダンスを高インピ
ーダンスにしたい場合、入力12を接地し、同時
に定電流源7の電流値を零にする。この場合従来
例では、位相補償用コンデンサの充放電電流が出
力トランジスタ9のベース電流となるため、出力
端子に充放電電流のhFE倍の電流が流れるが、本
発明においては、コンデンサの充放電電流が、コ
ンデンサ4→抵抗6→抵抗14→出力端子11の
径路で流れるため、出力トランジスタ9または同
10のベース、エミツタ間に、それらの各トラン
ジスタを導通させるに足る電圧が発生しない。し
たがつて、出力端子に流れる電流は、コンデンサ
の充放電電流のみとなり、出力インピーダンスを
高く保つことができる。
一方、本回路を通常のプツシユプル型出力回路
として用いる場合、新たに設けた抵抗14を流れ
る電流が問題となるが、抵抗14の両端、すなわ
ち、出力端子11とトランジスタ8のベース端子
とは電圧差が小さく、また、抵抗14は10kΩ程
度と比較的高いため、抵抗14の電流は小さくそ
の結果、本回路は従来のプツシユプル型出力回路
と同様の回路動作を示す。
として用いる場合、新たに設けた抵抗14を流れ
る電流が問題となるが、抵抗14の両端、すなわ
ち、出力端子11とトランジスタ8のベース端子
とは電圧差が小さく、また、抵抗14は10kΩ程
度と比較的高いため、抵抗14の電流は小さくそ
の結果、本回路は従来のプツシユプル型出力回路
と同様の回路動作を示す。
発明の効果
以上、説明してきた所から明らかなように、本
発明のプツシユプル型出力回路は、通常のプツシ
ユプル型出力回路としての動作と、高出力インピ
ーダンス回路としての動作を、入力端子の電圧と
内部の定電流源を適当に切りかえることにより、
実現できる。
発明のプツシユプル型出力回路は、通常のプツシ
ユプル型出力回路としての動作と、高出力インピ
ーダンス回路としての動作を、入力端子の電圧と
内部の定電流源を適当に切りかえることにより、
実現できる。
第1図は従来の出力回路図、第2図は本発明の
実施例出力回路図である。 1,3,8,9……NPNトランジスタ、2,
6,14……抵抗、4……位相補償用コンデン
サ、5……ダイオード、7……定電流源、10…
…PNPトランジスタ。
実施例出力回路図である。 1,3,8,9……NPNトランジスタ、2,
6,14……抵抗、4……位相補償用コンデン
サ、5……ダイオード、7……定電流源、10…
…PNPトランジスタ。
Claims (1)
- 1 ベースを入力端子に接続し、コレクタを電源
端子に接続し、エミツタを第1の抵抗を通じて接
地した第1のNPNトランジスタと、エミツタを
接地し、ベースを前記第1のNPNトランジスタ
のエミツタに接続した第2のNPNトランジスタ
と、コレクタを接地し、エミツタを出力端子に接
続し、ベースを前記第2のNPNトランジスタの
コレクタに接続した第1のPNPトランジスタと、
エミツタを前記第2のNPNトランジスタのコレ
クタに接続した第3のNPNトランジスタと、そ
の一端を前記第3のNPNトランジスタのエミツ
タに接続し他端を前記第3のNPNトランジスタ
のベースに接続した第2の抵抗と、カソードを前
記第3のNPNトランジスタのベースに接続しア
ノードを前記第3のNPNトランジスタのコレク
タに接続したダイオードと、コレクタを電源端子
に接続し、エミツタを出力端子に接続し、ベース
を前記第3のNPNトランジスタのコレクタに接
続した第4のNPNトランジスタと、一端を電源
端子に接続し、他端を前記第3のNPNトランジ
スタのコレクタに接続した電流源と、一端を前記
入力端子に接続し、他端を前記第2のNPNトラ
ンジスタのコレクタに接続したコンデンサに加え
て、一端を前記第3のNPNトランジスタのベー
スに接続し、他端を出力端子に接続した、高出力
インピーダンス時のコンデンサ充放電用抵抗を設
けたことを特徴とするプツシユプル型出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016505A JPS60160707A (ja) | 1984-01-31 | 1984-01-31 | プッシュプル型出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016505A JPS60160707A (ja) | 1984-01-31 | 1984-01-31 | プッシュプル型出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160707A JPS60160707A (ja) | 1985-08-22 |
| JPH0334682B2 true JPH0334682B2 (ja) | 1991-05-23 |
Family
ID=11918129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016505A Granted JPS60160707A (ja) | 1984-01-31 | 1984-01-31 | プッシュプル型出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160707A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG30646G (en) * | 1988-12-10 | 1995-09-01 | Motorola Inc | Amplifier output stage |
-
1984
- 1984-01-31 JP JP59016505A patent/JPS60160707A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160707A (ja) | 1985-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4599578A (en) | Protection circuit | |
| US4357578A (en) | Complementary differential amplifier | |
| EP0156410B1 (en) | Amplifier arrangement | |
| JPH0232585B2 (ja) | ||
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| JPH0334682B2 (ja) | ||
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPS59207715A (ja) | 増幅器 | |
| KR970003719B1 (ko) | 증폭회로 | |
| JPH0519323B2 (ja) | ||
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| US3246252A (en) | Two stage transistor progressive cascaded voltage amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR930006077Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| KR930006078Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JP2554543B2 (ja) | 電源回路 | |
| GB2126031A (en) | Cascode amplifier |