JPH0334716A - 周波数特性補正回路 - Google Patents
周波数特性補正回路Info
- Publication number
- JPH0334716A JPH0334716A JP1168377A JP16837789A JPH0334716A JP H0334716 A JPH0334716 A JP H0334716A JP 1168377 A JP1168377 A JP 1168377A JP 16837789 A JP16837789 A JP 16837789A JP H0334716 A JPH0334716 A JP H0334716A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency characteristic
- amplifier
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/141—Control of transmission; Equalising characterised by the equalising network used using multiequalisers, e.g. bump, cosine, Bode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/06—Control of transmission; Equalising by the transmitted signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば同軸ケーブル等の信号伝送系での信号
の周波数特性の劣化を補正するのに使用して好適な周波
数特性補正回路に関する。
の周波数特性の劣化を補正するのに使用して好適な周波
数特性補正回路に関する。
本発明は、例えば同軸ケーブル等の信号伝送系での信号
の周波数１”、′性の劣化を補正するのに使用して好適
な周波数特性補正回路において、入力信号を乗算回路と
固有の周波数特性を有する増幅器との縦続接続回路を通
して第１の信号を生成し、その入力信号を平坦な周波数
特性を有する増幅器を通して第２の信号を生威し、それ
ら第１の信号と第２の信号とを加算又は減算して出力信
号を得る基本回路を複数段従属接続したことにより、そ
れら複数段の基本回路の周波数特性を夫々適切な特性に
設定するだけで、全体として所望の周波数特性の補正が
容易に行えると共に、回路構成をビルディングブロック
化して集積回路（ＩＣ）化に適する様にしたものである
。
の周波数１”、′性の劣化を補正するのに使用して好適
な周波数特性補正回路において、入力信号を乗算回路と
固有の周波数特性を有する増幅器との縦続接続回路を通
して第１の信号を生成し、その入力信号を平坦な周波数
特性を有する増幅器を通して第２の信号を生威し、それ
ら第１の信号と第２の信号とを加算又は減算して出力信
号を得る基本回路を複数段従属接続したことにより、そ
れら複数段の基本回路の周波数特性を夫々適切な特性に
設定するだけで、全体として所望の周波数特性の補正が
容易に行えると共に、回路構成をビルディングブロック
化して集積回路（ＩＣ）化に適する様にしたものである
。
同軸ケーブルや光ファイバのような信号伝送系を電気や
光の信号が通過するときには、その信号の周波数によっ
て遅延時間や減衰量などが変化する周波数特性の劣化に
よって、次第にその信号の波形が入力信号の波形とは異
なったものになる。
光の信号が通過するときには、その信号の周波数によっ
て遅延時間や減衰量などが変化する周波数特性の劣化に
よって、次第にその信号の波形が入力信号の波形とは異
なったものになる。
従って、そのような信号伝送系を用いて信号を伝送する
場合にはその周波数特性の劣化を補正して元の入力信号
の波形を回復するために波形等化回路（補償回路）が使
用されている（例えば実開昭６２−５３８４２号公報参
照） 従来の波形等化回路には大きく分けて次の２ａりの回路
がある。
場合にはその周波数特性の劣化を補正して元の入力信号
の波形を回復するために波形等化回路（補償回路）が使
用されている（例えば実開昭６２−５３８４２号公報参
照） 従来の波形等化回路には大きく分けて次の２ａりの回路
がある。
■ 可変容量ダイオードを使用する回路可変容量ダイオ
ードを用いたエミノターピーキング回路を縦続接続する
ことにより同軸ケーブル等での周波数特性の劣化を近似
的に補正する回路である。
ードを用いたエミノターピーキング回路を縦続接続する
ことにより同軸ケーブル等での周波数特性の劣化を近似
的に補正する回路である。
■ 高速スイッチング素子を使用する回路ＰＩＮ型ダイ
オードのような高速スイッチング素子により異なる周波
数特性の増幅器を組合わせて所望の周波数特性を近似的
に遠戚する回路である。
オードのような高速スイッチング素子により異なる周波
数特性の増幅器を組合わせて所望の周波数特性を近似的
に遠戚する回路である。
しかしながら、従来の波形等化回路の内で■の可変容量
ダイオードを使用する回路は、その可変容量ダイオード
の特性のバラツキによって所望の特性を得るのが困難で
あると共に、回路の調整項目が多くなる不都合がある。
ダイオードを使用する回路は、その可変容量ダイオード
の特性のバラツキによって所望の特性を得るのが困難で
あると共に、回路の調整項目が多くなる不都合がある。
更に、可変容量ダイオードは外付けしなければならない
ため、回路全体を集積回路（ＩＣ）化するのが難しい不
都合がある。
ため、回路全体を集積回路（ＩＣ）化するのが難しい不
都合がある。
また、■の高速スイッチング素子を使用する回路は、一
般に特性の可変範囲が狭いと共に近似誤差を可変範囲全
域に亘って一様に保つのが困難である不都合がある。更
に、特殊なスイッチング特性を有する素子を集積回路中
に形成するのは困難であり、■と同様に集積回路化に適
さない不都合がある。
般に特性の可変範囲が狭いと共に近似誤差を可変範囲全
域に亘って一様に保つのが困難である不都合がある。更
に、特殊なスイッチング特性を有する素子を集積回路中
に形成するのは困難であり、■と同様に集積回路化に適
さない不都合がある。
本発明は斯かる点に鑑み、滑望の周波数特性の補正が容
易に行えると共に、集積回路化に適する周波数特性補正
回路を提案することを目的とする。
易に行えると共に、集積回路化に適する周波数特性補正
回路を提案することを目的とする。
本発明による周波数特性補正回路は例えば第１図及び第
３図に示す如く、入力信号を乗算回路（１）と固有の周
波数特性を有する増幅器（３）との縦続接続回路を通し
て第１の信号ｖＡ を生成し、その入力信号を平坦な周
波数特性を有する増幅器（ゲイン１即ちスルーの場合を
含む）を通して第２の信号Ｖ、を生威し、それら第１の
信号ｖＡ と第２の信号Ｖ＠とを加算又は減算して出力
信号を得る基本回路を複数段（例えばＦ、−Ｆ、のＮ段
）従属接続したものである。
３図に示す如く、入力信号を乗算回路（１）と固有の周
波数特性を有する増幅器（３）との縦続接続回路を通し
て第１の信号ｖＡ を生成し、その入力信号を平坦な周
波数特性を有する増幅器（ゲイン１即ちスルーの場合を
含む）を通して第２の信号Ｖ、を生威し、それら第１の
信号ｖＡ と第２の信号Ｖ＠とを加算又は減算して出力
信号を得る基本回路を複数段（例えばＦ、−Ｆ、のＮ段
）従属接続したものである。
斯かる本発明によれば、個々の回路Ｆ、〜Ｆ。
において、乗算回路（１）で乗する係数や増幅器（３）
の固有の周波数特性を所定の値や特性に設定して、基本
回路としての周波数特性を適切な特性に選択することに
より、その従属接続した回路全体として容易に所望の周
波数特性の補正を行うことができる。
の固有の周波数特性を所定の値や特性に設定して、基本
回路としての周波数特性を適切な特性に選択することに
より、その従属接続した回路全体として容易に所望の周
波数特性の補正を行うことができる。
また、回路構成がビルディングブロック化されて基本回
路Ｆ１〜Ｆ９ を従属接続するだけで全体の回路が構成
できるので、容易に集積回路化することができる。
路Ｆ１〜Ｆ９ を従属接続するだけで全体の回路が構成
できるので、容易に集積回路化することができる。
以下、本発明の一実施例につき第１図〜第６図を参照し
て説明しよう。
て説明しよう。
第１図は本例の基本回路を示し、この第１図において、
入力端子ＩＮを介して乗算回路（１）の一方の入力端子
及び加算回路（２）の一方の入力端子に夫々入力信号を
供給し、その乗算回路（１）の他方の入力端子に制御端
子ＣＮＴを介して制御信号を供給する。（３）は増幅器
、（４）はその増幅器（３）の中の線形増幅回路を示し
、その線形増幅回路（４）をコンデンサ（５）及び抵抗
器（６）を接続して成るＣＲフィルタを介して接地する
。そのコンデンサ（５）の容量値及び抵抗器（６）の抵
抗値等を所定の値に設定することによって、その増幅器
（３）に特有の周波数特性を持たせることができる。
入力端子ＩＮを介して乗算回路（１）の一方の入力端子
及び加算回路（２）の一方の入力端子に夫々入力信号を
供給し、その乗算回路（１）の他方の入力端子に制御端
子ＣＮＴを介して制御信号を供給する。（３）は増幅器
、（４）はその増幅器（３）の中の線形増幅回路を示し
、その線形増幅回路（４）をコンデンサ（５）及び抵抗
器（６）を接続して成るＣＲフィルタを介して接地する
。そのコンデンサ（５）の容量値及び抵抗器（６）の抵
抗値等を所定の値に設定することによって、その増幅器
（３）に特有の周波数特性を持たせることができる。
そして、乗算回路（１）の出力信号をその増幅回路（３
）に通して第１の信号ＶＡ を得て、この第１の信号ｖ
Ａを加算回路（２）の他方の入力端子に供給する。
）に通して第１の信号ＶＡ を得て、この第１の信号ｖ
Ａを加算回路（２）の他方の入力端子に供給する。
この加算回路（２）の一方の入力端子には既に入力信号
がそのまま供給されているが、その入力信号を平坦な周
波数特性を有する増幅器を介してその加算回路（２）の
一方の入力端子に供給してもよく、この一方の入力端子
に供給される信号（本例では入力信号そのもの）を第２
の信号Ｖ、と称する。その加算回路（２）はそれら第１
の信号ｖＡ 及び第２の信号Ｖ、を加算して出力端子Ｏ
ＵＴに供給する。
がそのまま供給されているが、その入力信号を平坦な周
波数特性を有する増幅器を介してその加算回路（２）の
一方の入力端子に供給してもよく、この一方の入力端子
に供給される信号（本例では入力信号そのもの）を第２
の信号Ｖ、と称する。その加算回路（２）はそれら第１
の信号ｖＡ 及び第２の信号Ｖ、を加算して出力端子Ｏ
ＵＴに供給する。
また、第１図例の基本回路の代わりに第２図に示す基本
回路を使用してもよい。この第２図例においては、第１
図例と比較して乗算回路（１）と増幅器（３）との順序
が入替えられていると共に、加算回路（２）の代わりに
減算回路（７）が使用されている。この場合、減算回路
（７）の加算側入力端子と減算側入力端子とは互いに入
替えてもよい。
回路を使用してもよい。この第２図例においては、第１
図例と比較して乗算回路（１）と増幅器（３）との順序
が入替えられていると共に、加算回路（２）の代わりに
減算回路（７）が使用されている。この場合、減算回路
（７）の加算側入力端子と減算側入力端子とは互いに入
替えてもよい。
第１図例又は第２図例の基本回路中の増幅器（３）はＣ
Ｒフィルタを含むため、その増幅器（３）の伝達関数Ａ
は双一次形式で表現できる。即ち、角周波数をω、係数
をａ、ｂ、ｃ、ｄとすると、伝達関数Ａは次の形式で表
現できる。
Ｒフィルタを含むため、その増幅器（３）の伝達関数Ａ
は双一次形式で表現できる。即ち、角周波数をω、係数
をａ、ｂ、ｃ、ｄとすると、伝達関数Ａは次の形式で表
現できる。
ｂｊ ω＋ ｄ
従って、伝達関数Ａは１個の零点−ｃ ／ ａ及び１個
の極−ｄ／ｂを有する。そして、乗算回路（１）におい
て乗する係数をＫとして、本例の基本回路の全体の伝達
関数をＨとすると、Ｈは次のように表わすことができる
。
の極−ｄ／ｂを有する。そして、乗算回路（１）におい
て乗する係数をＫとして、本例の基本回路の全体の伝達
関数をＨとすると、Ｈは次のように表わすことができる
。
本例においては、第１図例の基本回路を第３図に示す如
くＮ個（Ｎは２以上の整数）従属接続する。この第３図
において、Ｆ１〜Ｆ、Ｉ は夫々異なった（同一でもよ
い）周波数特性を有する基本回路を示し、基本回路Ｆｌ
の出力端子ＯＵＴ、を基本回路Ｆ２ の入力端子ＩＮ
２ に接続し、基本回路Ｆ２の出力端子ＯＵＴ、を基本
回路Ｆ３（図示省略）の入力端子に接続し、以下同様に
接続を行う。
くＮ個（Ｎは２以上の整数）従属接続する。この第３図
において、Ｆ１〜Ｆ、Ｉ は夫々異なった（同一でもよ
い）周波数特性を有する基本回路を示し、基本回路Ｆｌ
の出力端子ＯＵＴ、を基本回路Ｆ２ の入力端子ＩＮ
２ に接続し、基本回路Ｆ２の出力端子ＯＵＴ、を基本
回路Ｆ３（図示省略）の入力端子に接続し、以下同様に
接続を行う。
また、第３図において、（８）は入力端子、（９）は出
力端子、（１０）は共通の制御端子を示し、その入力端
子（８）を基本回路Ｆｌの入力端子ＩＮ、 に接続し
、基本回路Ｆｌ＋ の出力端子○ＵＴＮ を出力端子（
９）に接続し、その制御端子（１０）を基本回路Ｆ１〜
Ｆ、の夫々の制御端子ＯＵＴ、〜ＯＵＴ、に共通に接続
する。その入力端子（８）に信号ｖｏを供給することに
より、その信号Ｖ。は基本回路Ｆ１〜Ｆｌｌを通過して
夫々信号ｖ１〜Ｖｌｌ に補正され、最終的に得られた
信号ＶＭ が出力端子（９）を介して後続の処理回路（
図示省略〉に供給される。また、本例では制御端子（１
０）に係数Ｋに相当する制御信号を供給する二とにより
、基本回路Ｆ１〜ＦＮ の中の夫々の乗算回路において
共通に係数Ｋを乗する如くなす。従って、式（２）に対
応させて基本回路Ｆ７（ｎ＝１．・・・・、Ｎ）の伝達
関数をＨ６とすると、ｂ７」ω十ｄ。
力端子、（１０）は共通の制御端子を示し、その入力端
子（８）を基本回路Ｆｌの入力端子ＩＮ、 に接続し
、基本回路Ｆｌ＋ の出力端子○ＵＴＮ を出力端子（
９）に接続し、その制御端子（１０）を基本回路Ｆ１〜
Ｆ、の夫々の制御端子ＯＵＴ、〜ＯＵＴ、に共通に接続
する。その入力端子（８）に信号ｖｏを供給することに
より、その信号Ｖ。は基本回路Ｆ１〜Ｆｌｌを通過して
夫々信号ｖ１〜Ｖｌｌ に補正され、最終的に得られた
信号ＶＭ が出力端子（９）を介して後続の処理回路（
図示省略〉に供給される。また、本例では制御端子（１
０）に係数Ｋに相当する制御信号を供給する二とにより
、基本回路Ｆ１〜ＦＮ の中の夫々の乗算回路において
共通に係数Ｋを乗する如くなす。従って、式（２）に対
応させて基本回路Ｆ７（ｎ＝１．・・・・、Ｎ）の伝達
関数をＨ６とすると、ｂ７」ω十ｄ。
１ ＋ Ｋ ｇ、、（ω） ・・・・
・・（３）と表わすことができる。尚、ｇ７（ω〉は原
則として１個の零点と１個の極とを有する関数であるが
、ａ、、＝Ｏのときには零点はなくなり、ｂ７＝０のと
きには極はなくなり、ａ ｎ−ｂ ｎ ＝ ０のときに
は零点も極もなくなる。従って、第３図例において、信
号Ｖ。と信号Ｖ、ｌ との間の伝達関数である総合伝
達係数をＨｏ とすれば、式（３）のＨｎ を用いてＨ
８は次のように表わされる。
・・（３）と表わすことができる。尚、ｇ７（ω〉は原
則として１個の零点と１個の極とを有する関数であるが
、ａ、、＝Ｏのときには零点はなくなり、ｂ７＝０のと
きには極はなくなり、ａ ｎ−ｂ ｎ ＝ ０のときに
は零点も極もなくなる。従って、第３図例において、信
号Ｖ。と信号Ｖ、ｌ との間の伝達関数である総合伝
達係数をＨｏ とすれば、式（３）のＨｎ を用いてＨ
８は次のように表わされる。
Ｈ，＝Ｈ，・Ｈ２・・・・−−Ｈ。
＝ｌ十Ｋ ｆ ｔ（ω）＋に２ｒ ｚ（ω）＋・・−＋
ＫＮｆ 、（ω）・・・・・・（４） この式（４）において、ｆ、（ω）（ｊ＝Ｉ、２．・・
・・、 Ｎ）はｇ、（ω）（ｎ＝１．２．・・・・、
Ｎ）の３次の関数であり、ｆ、（ω〉 は最大で３個の
零点及び３個の極を有する。
ＫＮｆ 、（ω）・・・・・・（４） この式（４）において、ｆ、（ω）（ｊ＝Ｉ、２．・・
・・、 Ｎ）はｇ、（ω）（ｎ＝１．２．・・・・、
Ｎ）の３次の関数であり、ｆ、（ω〉 は最大で３個の
零点及び３個の極を有する。
第３図例の動作につき説明するに、総合伝達関数Ｈｏ
は式（４）で表わされるので、例えば係数にの値を０に
設定することにより総合伝達関数Ｈ８は１ 〈完全に平
坦な特性〉に設定できる。更に、その係数にの値をｌに
設定することにより総合伝達関数Ｈｏ は式（４）のｒ
＋（ω）〜ｆ、（ω）を完全な形で全て含む如く設定で
きる。従って、本例によれず各基本回路Ｆ、−Ｆ、 に
共通の係数にの値を負の値から正の値まで様々に設定す
ることにより、極めて容易に回路全体としての周波数特
性をほとんど任意の特性に設定することができる利益が
ある。
は式（４）で表わされるので、例えば係数にの値を０に
設定することにより総合伝達関数Ｈ８は１ 〈完全に平
坦な特性〉に設定できる。更に、その係数にの値をｌに
設定することにより総合伝達関数Ｈｏ は式（４）のｒ
＋（ω）〜ｆ、（ω）を完全な形で全て含む如く設定で
きる。従って、本例によれず各基本回路Ｆ、−Ｆ、 に
共通の係数にの値を負の値から正の値まで様々に設定す
ることにより、極めて容易に回路全体としての周波数特
性をほとんど任意の特性に設定することができる利益が
ある。
例えば、第３図例の回路を信号伝送系や磁気記録再生系
での信号劣化を補正する波形等化回路に適用するとして
、等化に必要なゲイン−周波数特性が予め第４図の実線
の関数（１６）であることが分かっているものとする。
での信号劣化を補正する波形等化回路に適用するとして
、等化に必要なゲイン−周波数特性が予め第４図の実線
の関数（１６）であることが分かっているものとする。
この場合は先ずその関数（１６）を直線部分の傾きが±
６ ｄＢｌｏｃｔ、±１．２ ｄ Ｂ ／ ｏ ｃ ｔ
、 。
６ ｄＢｌｏｃｔ、±１．２ ｄ Ｂ ／ ｏ ｃ ｔ
、 。
±１８ｄＢ１０ｃｔ、・・・・である折れ線の関数（１
７）で近似する。そして、その関数〈１７）が得られる
ように基本回路の段数Ｎを決定すると共に、各基本回路
Ｆ。
７）で近似する。そして、その関数〈１７）が得られる
ように基本回路の段数Ｎを決定すると共に、各基本回路
Ｆ。
〜Ｆ４ の零点及び極を所定の値に設定すればよい。
また、第３図例の補正回路は基本回路Ｆ、−Ｆ。
を接続するだけで所謂ビルディングブロック方式でＩ威
されていると共に、可変容量ダイオードや高速スイッチ
ング素子などの集積回路化に適さない特殊な素子が使用
されていない。従って、所定のパターンの回路をステッ
プ・アンド・リピートで形成して行くことにより製造で
きるため、集積回路化に適する利益がある。
されていると共に、可変容量ダイオードや高速スイッチ
ング素子などの集積回路化に適さない特殊な素子が使用
されていない。従って、所定のパターンの回路をステッ
プ・アンド・リピートで形成して行くことにより製造で
きるため、集積回路化に適する利益がある。
更に、本例の補正回路はビデオ信号に特殊な処理を施す
回路にも適用することができる。例えば第３図例におい
て基本回路としてはＦｌ 及びＦ２のみを使用して、基
本回路Ｆｌ及びＦ２ の伝達関数Ｈ５及びＨ２が夫々次
式で表わされる如くなす。
回路にも適用することができる。例えば第３図例におい
て基本回路としてはＦｌ 及びＦ２のみを使用して、基
本回路Ｆｌ及びＦ２ の伝達関数Ｈ５及びＨ２が夫々次
式で表わされる如くなす。
Ｈ＋−１＋Ｋａ 」ω、 Ｉ（ｚ＝ Ｉ Ｋａ Ｊ
ω−−−−（５）この場合、総合伝達関数Ｈは Ｈ＝ Ｈ＋ ・Ｈ２＝ １ ＋（Ｋ ａ）”ω” ・
・＝ ・１６）となり、これに対応するゲイン−周波数
特性は第５図に示すものとなる。第５図の特性は高周波
成分を強調する特性であるため、ビデオ信号を処理した
場合には映像の輪郭が強調される。
ω−−−−（５）この場合、総合伝達関数Ｈは Ｈ＝ Ｈ＋ ・Ｈ２＝ １ ＋（Ｋ ａ）”ω” ・
・＝ ・１６）となり、これに対応するゲイン−周波数
特性は第５図に示すものとなる。第５図の特性は高周波
成分を強調する特性であるため、ビデオ信号を処理した
場合には映像の輪郭が強調される。
次に、第１図例の基本回路のより具体的な構成例を第６
図に示し、この第１図に対応する部分に同一符号を付し
て示す第６図において、乗算回路（１）の出力信号をｎ
ｐｎ）ランジスク（１１）のベースに供給し、トランジ
スタ（１１）のエミッタを電流１０の電流源（１２〉を
介して負側電極端子（１３）に接続し、同時にそのエミ
ッタを容量値Ｃ９のコンデンサ（５）及び抵抗値Ｒ，の
抵抗器（６）を介して接地する。また、トランジスタ（
１Ｘ）のコレクタを抵抗値Ｒ，の負荷抵抗器（１４）を
介して正側電源端子（１５〉に接続し、そのコレクタに
生じる信号即ち第１の信号ｖＡを加算回路（２）の他方
の入力端子に供給する。他の構成は第１図例と同様であ
る。
図に示し、この第１図に対応する部分に同一符号を付し
て示す第６図において、乗算回路（１）の出力信号をｎ
ｐｎ）ランジスク（１１）のベースに供給し、トランジ
スタ（１１）のエミッタを電流１０の電流源（１２〉を
介して負側電極端子（１３）に接続し、同時にそのエミ
ッタを容量値Ｃ９のコンデンサ（５）及び抵抗値Ｒ，の
抵抗器（６）を介して接地する。また、トランジスタ（
１Ｘ）のコレクタを抵抗値Ｒ，の負荷抵抗器（１４）を
介して正側電源端子（１５〉に接続し、そのコレクタに
生じる信号即ち第１の信号ｖＡを加算回路（２）の他方
の入力端子に供給する。他の構成は第１図例と同様であ
る。
第６図において、乗算回路（１）の出力インピーダンス
は充分に低く、加算回路（２）の人力インピーダンスは
抵抗値ＲＬ に比べて充分に高く、電流源（１２）の内
部抵抗は無限大であると仮定して、増幅器（３）の伝達
関数をへ〇 とすれば、Ｐ、−ωＣ，Ｒ，，Ｚ、、＝ω
Ｃ，ＲＬ −−−・−・（８）と表わすことができる
。従って、第６図の基本回路全体の伝達関数をＨｏ と
すると、式（２）と対応させることにより が成立する。
は充分に低く、加算回路（２）の人力インピーダンスは
抵抗値ＲＬ に比べて充分に高く、電流源（１２）の内
部抵抗は無限大であると仮定して、増幅器（３）の伝達
関数をへ〇 とすれば、Ｐ、−ωＣ，Ｒ，，Ｚ、、＝ω
Ｃ，ＲＬ −−−・−・（８）と表わすことができる
。従って、第６図の基本回路全体の伝達関数をＨｏ と
すると、式（２）と対応させることにより が成立する。
但し、
係数にの値は０≦に≦
の範
凹円の成る値を選択するものとする。この第６図例にお
いては、容量値Ｃ７及び抵抗値Ｒ，，Ｒ，の値を様々な
値に設定することにより、所望の周波数特性を得ること
ができる。尚、第６図の増幅器（３）は差動増幅器の半
回路に相当するものであり、実際に適用する場合にはそ
の半回路を２個組合わせて戊る差動増幅器を使用すると
よい。
いては、容量値Ｃ７及び抵抗値Ｒ，，Ｒ，の値を様々な
値に設定することにより、所望の周波数特性を得ること
ができる。尚、第６図の増幅器（３）は差動増幅器の半
回路に相当するものであり、実際に適用する場合にはそ
の半回路を２個組合わせて戊る差動増幅器を使用すると
よい。
次に、本発明の他のｇ鴇例につき第７図〜第１１図を参
照して説明する。本例はデジタルＶＴＲ用の２７０Ｍｂ
ｐｓ程度のデ、・？タル信号を伝送する同軸ケーブルの
ため・乃同軸ケーグルデータ伝送弔等化回路に本発明を
適用したものである。また、本例は第３図例においてＮ
＝２．０≦に≦１と設定して、回路全体を集積回路化し
たものである。
照して説明する。本例はデジタルＶＴＲ用の２７０Ｍｂ
ｐｓ程度のデ、・？タル信号を伝送する同軸ケーブルの
ため・乃同軸ケーグルデータ伝送弔等化回路に本発明を
適用したものである。また、本例は第３図例においてＮ
＝２．０≦に≦１と設定して、回路全体を集積回路化し
たものである。
第７図は本例の等化回路を示し、この第７図において、
（１８＾）及び（１８Ｂ） は夫々入力端子であり、
これら入力端子（１１１１八）及び（１８Ｂ） に差
動の入力信号を供給す−る。二の入力信号を第１の基本
回路としての初段等花器（１力（こ供給し、この初段等
化器（１９〉の差動出力信号を第２の基本回路としての
次段等花器（２０）に供給し、この次段等化器（２０）
の差動出力信号を１対の出力端子（２１Ａ）及び（２１
Ｂ） を介して後続の処理回路（図示省略）に供給す
る。
（１８＾）及び（１８Ｂ） は夫々入力端子であり、
これら入力端子（１１１１八）及び（１８Ｂ） に差
動の入力信号を供給す−る。二の入力信号を第１の基本
回路としての初段等花器（１力（こ供給し、この初段等
化器（１９〉の差動出力信号を第２の基本回路としての
次段等花器（２０）に供給し、この次段等化器（２０）
の差動出力信号を１対の出力端子（２１Ａ）及び（２１
Ｂ） を介して後続の処理回路（図示省略）に供給す
る。
また、その次段等化器（２０）の差動出力信号に連動し
て変化する信号を尖頭値検出回路〈２２）に供給する。
て変化する信号を尖頭値検出回路〈２２）に供給する。
この尖頭値検出回路（２２〉は次段等化器（２０）の出
力信号である等化後の出力信号の振幅の最大杭に対応す
る信号を保持して初段等化器（１９）及び次段等化器（
２０）の夫々の乗算回路部へ負帰還する。
力信号である等化後の出力信号の振幅の最大杭に対応す
る信号を保持して初段等化器（１９）及び次段等化器（
２０）の夫々の乗算回路部へ負帰還する。
この尖頭値検出回路（２２〉において、（２６〉及び（
２７〉は接続端子であり、これら接続端子（２６）と（
２７）乙の間にピークホールド用の容量値Ｃ［！Ｘのコ
ンデンサ（３２〉を接続する。
２７〉は接続端子であり、これら接続端子（２６）と（
２７）乙の間にピークホールド用の容量値Ｃ［！Ｘのコ
ンデンサ（３２〉を接続する。
また、（２３）はグランド端子、（２４〉は負側電源電
圧ｖ！！＜例えば−５Ｖ）が供給される負側電源端子、
〈２５〉は所定のトランジスタのバイアス電流を設定す
るためのバイアス電圧Ｖ、が供給される入力端子である
。
圧ｖ！！＜例えば−５Ｖ）が供給される負側電源端子、
〈２５〉は所定のトランジスタのバイアス電流を設定す
るためのバイアス電圧Ｖ、が供給される入力端子である
。
第７図例の等化回路の基本的な動作につき説明するに、
初段等化器（１９〉においてはトランジスタＱ ＋ 、
Ｑ ２． Ｑ ３． Ｑ ４ が乗算回路を構成し、
回路の接続点く２８）及び（２９）にて信号の加算が行
われる。また、次段等化器（２０〉においてはトランジ
スタＱ、。
初段等化器（１９〉においてはトランジスタＱ ＋ 、
Ｑ ２． Ｑ ３． Ｑ ４ が乗算回路を構成し、
回路の接続点く２８）及び（２９）にて信号の加算が行
われる。また、次段等化器（２０〉においてはトランジ
スタＱ、。
Ｑ６． Ｑｔ、 Ｑｓ が乗算回路を構成し、回路の接
続点く３０〉及び（３１）にて信号の加算が行われる。
続点く３０〉及び（３１）にて信号の加算が行われる。
この場合、本例では尖頭値検出回路（２２）の作用によ
って等化後の差動出力信号の振幅が一定の値となる様に
それら初段等化器（１９）及び次段等化器（２０）の夫
々の乗算回路での係数にの値が共通に制御されるため、
入力信号が変動しても常に安定な出力信号が得られる利
益がある。このことは、本例によれば自動等化回路が実
現できることをも意味する。
って等化後の差動出力信号の振幅が一定の値となる様に
それら初段等化器（１９）及び次段等化器（２０）の夫
々の乗算回路での係数にの値が共通に制御されるため、
入力信号が変動しても常に安定な出力信号が得られる利
益がある。このことは、本例によれば自動等化回路が実
現できることをも意味する。
第７図例の等化回路の効果を調べるため、１００ｍの同
軸ケーブルで２７０Ｍｂｐｓ のデータ信号を伝送して
実験を行った結果を第８図及び第９図に示す。
軸ケーブルで２７０Ｍｂｐｓ のデータ信号を伝送して
実験を行った結果を第８図及び第９図に示す。
第８図Ａはその同軸ケーブルへの入力信号の波形、第８
図Ｂは本例の等化回路を使用しなかった場合のその同軸
ケーブルからの出力信号の波形を示す。
図Ｂは本例の等化回路を使用しなかった場合のその同軸
ケーブルからの出力信号の波形を示す。
但し、第８図Ａ及びＢの夫々の縦方向のレンジは異なっ
ている。また、第９図Ａは実質的にその間軸ケーブルへ
の入力信号の波形、第９図Ｂは本例の等化回路を使用し
た場合のその同軸ケーブルからの出力信号の波形を示す
。
ている。また、第９図Ａは実質的にその間軸ケーブルへ
の入力信号の波形、第９図Ｂは本例の等化回路を使用し
た場合のその同軸ケーブルからの出力信号の波形を示す
。
第８図Ｂ及び第９図Ｂの比較より明らかな如く、本例の
等化回路によればほぼ正確に正規の入力信号の波形をそ
のまま回復することができる。
等化回路によればほぼ正確に正規の入力信号の波形をそ
のまま回復することができる。
同様に、２５０ｍの同軸ケーブルでそのデジタル信号を
伝送して実験を行った結果を第１Ｏ図及び第１１図に示
す。その第１０図Ｂ及び第１１図Ｂの比較より明らかな
如く、本例の等化回路によれば同軸ケーブルの長さが２
５０ｍになった場合でも正確に波形等化を行うことがで
きる。
伝送して実験を行った結果を第１Ｏ図及び第１１図に示
す。その第１０図Ｂ及び第１１図Ｂの比較より明らかな
如く、本例の等化回路によれば同軸ケーブルの長さが２
５０ｍになった場合でも正確に波形等化を行うことがで
きる。
上述のように、特に同軸ケーブルの如く信号伝送により
周波数特性がその長さに比例して単調に劣化するような
信号伝送系に対しては、本例の等化回路中のコンデンサ
や抵抗器の定数を調整するだけで容易に対応できるため
、本例の等化回路が特に有効に活用できる。また、コン
デンサや抵抗器の定数を調整するだけでよいため、等化
回路の集積回路化が特に容易となり、■個の集積回路で
アナログ信号及びデジタル信号のいずれの信号であって
も波形の等化を行うことができる。
周波数特性がその長さに比例して単調に劣化するような
信号伝送系に対しては、本例の等化回路中のコンデンサ
や抵抗器の定数を調整するだけで容易に対応できるため
、本例の等化回路が特に有効に活用できる。また、コン
デンサや抵抗器の定数を調整するだけでよいため、等化
回路の集積回路化が特に容易となり、■個の集積回路で
アナログ信号及びデジタル信号のいずれの信号であって
も波形の等化を行うことができる。
尚、本発明は上述実施例に限定されず、本発明の要旨を
逸脱しない範囲で種々の構成を採り得ることは勿論であ
る。
逸脱しない範囲で種々の構成を採り得ることは勿論であ
る。
本発明によれば、複数段の基本回路の周波数特性を夫々
適切な特性に設定するだけで、全体として所望の周波数
特性の補正が容易に行えると共に、回路構成がビルディ
ングブロック化されるので集積回路化に適する実用上の
利益がある。
適切な特性に設定するだけで、全体として所望の周波数
特性の補正が容易に行えると共に、回路構成がビルディ
ングブロック化されるので集積回路化に適する実用上の
利益がある。
第１図は本発明の一実施例の基本回路を示す構成図、第
２図は第１図例の変形例を示す構成図、第３図は第１図
例の基本回路を接続して成る補正回路を示す構成図、第
４図及び第５図は夫々第３図例の動作の説明に供する線
図、第６図は第１図例の基本回路の一例を示す構成図、
第７図は本発明の他の実施例を示す構成図、第８図〜第
１１図は夫々第７図例の動作の説明に供する線図である
。 （１）は乗算回路、（２）は加算回路、（３）は増幅回
路、（７）は減算回路、Ｆ、−Ｆ、 は夫々基本回路で
ある。 代 理 人 松 隈 秀 盛 第８図 第５図
２図は第１図例の変形例を示す構成図、第３図は第１図
例の基本回路を接続して成る補正回路を示す構成図、第
４図及び第５図は夫々第３図例の動作の説明に供する線
図、第６図は第１図例の基本回路の一例を示す構成図、
第７図は本発明の他の実施例を示す構成図、第８図〜第
１１図は夫々第７図例の動作の説明に供する線図である
。 （１）は乗算回路、（２）は加算回路、（３）は増幅回
路、（７）は減算回路、Ｆ、−Ｆ、 は夫々基本回路で
ある。 代 理 人 松 隈 秀 盛 第８図 第５図
Claims (1)
- 入力信号を乗算回路と固有の周波数特性を有する増幅器
との縦続接続回路を通して第１の信号を生成し、上記入
力信号を平坦な周波数特性を有する増幅器を通して第２
の信号を生成し、上記第１の信号と第２の信号とを加算
又は減算して出力信号を得る基本回路を複数段従属接続
したことを特徴とする周波数特性補正回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168377A JP2830087B2 (ja) | 1989-06-30 | 1989-06-30 | 周波数特性補正回路 |
| KR1019900009531A KR0153444B1 (ko) | 1989-06-30 | 1990-06-27 | 주파수 특성 보정 회로 |
| DE69028052T DE69028052T2 (de) | 1989-06-30 | 1990-06-28 | Frequenzentzerrer für eine Übertragungsleitung |
| EP90112346A EP0413934B1 (en) | 1989-06-30 | 1990-06-28 | Transmission line frequency equalizer |
| US07/545,611 US5115213A (en) | 1989-06-30 | 1990-06-29 | Frequency equalizer |
| CA002020258A CA2020258C (en) | 1989-06-30 | 1990-06-29 | Frequency equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1168377A JP2830087B2 (ja) | 1989-06-30 | 1989-06-30 | 周波数特性補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334716A true JPH0334716A (ja) | 1991-02-14 |
| JP2830087B2 JP2830087B2 (ja) | 1998-12-02 |
Family
ID=15866973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1168377A Expired - Lifetime JP2830087B2 (ja) | 1989-06-30 | 1989-06-30 | 周波数特性補正回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5115213A (ja) |
| EP (1) | EP0413934B1 (ja) |
| JP (1) | JP2830087B2 (ja) |
| KR (1) | KR0153444B1 (ja) |
| CA (1) | CA2020258C (ja) |
| DE (1) | DE69028052T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012130047A (ja) * | 2005-07-14 | 2012-07-05 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245630A (en) * | 1991-04-09 | 1993-09-14 | Tektronix, Inc. | Equalized eye pattern instrument |
| US5191300A (en) * | 1992-05-15 | 1993-03-02 | Tutankhamon Electronics, Inc. | Local area network amplifier for twisted pair lines |
| US5280346A (en) * | 1992-10-23 | 1994-01-18 | Ross John D | Equalizing amplifier |
| GB9520468D0 (en) * | 1995-10-06 | 1995-12-06 | Plessey Semiconductors Ltd | Lan equalizer |
| GB2306068B (en) * | 1995-10-06 | 1999-07-07 | Plessey Semiconductors Ltd | LAN equalizer |
| US5841810A (en) * | 1997-01-30 | 1998-11-24 | National Semiconductor Corporation | Multiple stage adaptive equalizer |
| US6188721B1 (en) | 1998-04-17 | 2001-02-13 | Lucent Technologies, Inc. | System and method for adaptive equalization of a waveform independent of absolute waveform peak value |
| US6531931B1 (en) * | 1998-06-01 | 2003-03-11 | Agere Systems Inc. | Circuit and method for equalization of signals received over a communication system transmission line |
| US6021144A (en) * | 1999-02-24 | 2000-02-01 | Nvision, Inc. | Automatic power control circuit for a laser driver |
| GB2357646B (en) | 1999-12-23 | 2004-04-21 | Ericsson Telefon Ab L M | Equaliser circuits |
| US7656939B2 (en) * | 2004-10-25 | 2010-02-02 | Kawasaki Microelectronics America, Inc. | Adaptive equalizer with passive and active stages |
| US9176026B2 (en) | 2011-12-15 | 2015-11-03 | Pureflora, Inc. | Device for the collection, refinement, and administration of gastrointestinal microflora |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2895111A (en) * | 1956-10-25 | 1959-07-14 | Telefunken Gmbh | Frequency response curve equalization |
| JPS527304B1 (ja) * | 1969-08-29 | 1977-03-01 | ||
| US3652952A (en) * | 1970-05-19 | 1972-03-28 | Bell Telephone Labor Inc | Electronically variable line build-out network |
| US3728649A (en) * | 1972-04-24 | 1973-04-17 | Bell Telephone Labor Inc | Automatic equalizer for digital cable transmission systems |
| AT356712B (de) * | 1976-11-26 | 1980-05-27 | Siemens Ag Oesterreich | Schaltungsanordnung zur regenerierung ver- zerrter amplitudenmodulierter impulse |
| JPS54147755A (en) * | 1978-05-12 | 1979-11-19 | Hitachi Ltd | Variable equalizer |
| JPS55134516A (en) * | 1979-04-07 | 1980-10-20 | Pioneer Electronic Corp | Equalizer amplifier |
| JPS60103715A (ja) * | 1983-11-10 | 1985-06-08 | Oki Electric Ind Co Ltd | 自動等化器 |
| US4689805A (en) | 1986-04-29 | 1987-08-25 | Oy Nokia Ab | Method of and a device for correcting signal distortion caused by a cable |
-
1989
- 1989-06-30 JP JP1168377A patent/JP2830087B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-27 KR KR1019900009531A patent/KR0153444B1/ko not_active Expired - Lifetime
- 1990-06-28 DE DE69028052T patent/DE69028052T2/de not_active Expired - Lifetime
- 1990-06-28 EP EP90112346A patent/EP0413934B1/en not_active Expired - Lifetime
- 1990-06-29 CA CA002020258A patent/CA2020258C/en not_active Expired - Fee Related
- 1990-06-29 US US07/545,611 patent/US5115213A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012130047A (ja) * | 2005-07-14 | 2012-07-05 | Altera Corp | プログラム可能な、レシーバの等化回路および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69028052D1 (de) | 1996-09-19 |
| EP0413934B1 (en) | 1996-08-14 |
| US5115213A (en) | 1992-05-19 |
| EP0413934A3 (en) | 1992-06-03 |
| KR910002107A (ko) | 1991-01-31 |
| KR0153444B1 (ko) | 1998-11-16 |
| JP2830087B2 (ja) | 1998-12-02 |
| EP0413934A2 (en) | 1991-02-27 |
| CA2020258C (en) | 2001-09-04 |
| CA2020258A1 (en) | 1990-12-31 |
| DE69028052T2 (de) | 1997-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169764B1 (en) | Analog adaptive line equalizer | |
| JP3431077B2 (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| JPH0334716A (ja) | 周波数特性補正回路 | |
| JP2004015822A (ja) | 可変等化増幅器 | |
| CN106850055B (zh) | 一种用于光纤瞬断检测系统的宽带低噪声模拟前端电路 | |
| NL8006006A (nl) | Versterkingsbesturingsketen. | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| US5793264A (en) | LAN equalizer | |
| JP2748145B2 (ja) | 差動増幅回路 | |
| CN1083660C (zh) | 伽马校正设备 | |
| JPH08506948A (ja) | スイッチド相互コンダクターを有する信号処理回路 | |
| KR100186796B1 (ko) | 필터 회로 | |
| JP2522657Y2 (ja) | 信号処理回路 | |
| EP0178936B1 (en) | Variable emphasis circuit | |
| US4868895A (en) | Optical device copensator | |
| JPH01241207A (ja) | 利得可変増幅器 | |
| JP2546279B2 (ja) | 可変振幅等化器 | |
| JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
| GB2069786A (en) | Signal transfer system | |
| JPH0467367B2 (ja) | ||
| JP4571719B2 (ja) | 非線形回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JP2590718Y2 (ja) | 周波数特性補正回路を備えた共同聴視施設用増幅器 | |
| JPH0191512A (ja) | 振幅等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |