JPH0334761A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、ファクシミリやイメージスキャナ等における
画像読取り部に用いられるイメージセンサに係り、特に
薄膜半導体により構成される光電変換素子を用いた等倍
型イメージセンサに関する。

（従来の技術） 近年、ファクシミリやイメージスキャナ等の電子事務機
器の普及に伴ない、小型で低コストの画像読取り装置の
需要が高まっている。そこで、原稿に直接接触できると
ともに、結像光学系の不要となるか、もしくは結像光学
長を短かくできる等倍型ラインセンサが注目されている
。

等倍型ラインセンサは、実際の原稿と同捏度の読取り長
を有し、多数の光電変換素子を高密度に配列形成して所
望の解像度を達成している。

また、従来のイメージセンサでは低コストのラインセン
サを実現させるために、多数の光センサを複数のブロッ
クに分割して駆動する、所請マトリックス駆動方式を採
用することにより、駆動用回路素子数の削減を図る方式
がとられている。

このようなイメージセンサを用いて原稿簀の上の画像を
高速に読取るには、読取るべき両像の濃淡に対応した入
４７光強度の１１、ｒ量的変化に対し、光電変換素子か
ら発生される電気信号が速やかに応答する必要がある。

この応答の度合を光応答速度と呼び、これが速いほど高
い品質で画像を読取ることができる。

第５図は従来のマトリックス駆動方式のイメージセンサ
の典型的な例を示す回路図である。

このイメージセンサでは、（ＭＸＮ）個の充電変換素子
Ｐ　Ｃ＋　Ｉ−Ｐ　ＣＭＮからの信号を順次読出して信
号検出回路ＤＥＴで検出するために、スイッチ素子Ｘ、
〜Ｘいを順次切換えて第６図に示すように充電変換素子
の各ブロックにパルス状に駆動電圧Ｖ１〜ｖＭを順次印
加することでブロック選択を行ない、更に各ブロックか
印加されている期間中に、スイッチ素子ＹＩ−ＹＮを順
次切換えて光電変換素子ＰＣｚ〜ＰＣＭＮを信号検出回
路ＤＥＴに接続している。

ここで、等倍型イメージセンサとして必要な大面積の成
膜ができるアモルファスシリコン（以下ａ−Ｓｔと略す
）等の薄膜半導体を用いて光電変換素子を形成した場合
、充電変換素子の光応答特性が悪く、過渡的電流成分が
発生する。また、入射光強度に対応する信号の直線性を
示すγ値が１よりかなり小さくなってしまい、直線性も
悪い。従って、画質の良い読取りが難しい。

さらに、第５図のようなイメージセンサでは、パルス状
の駆動電圧７１〜７Ｍの印加に伴なって流れる電流に基
づいて信号検出回路ＤＥＴから出力される信号出力Ｓ　
ｏｕｔの波形は、第６図のようになる。この信号出力Ｓ
　ｏｕｔの波形のうち、包絡１ｊｌＡは駆動電圧の印加
直後に対応し、最も過渡的電流成分が大きい。包絡線Ｂ
は駆動電圧印加より時間経過したものに対応し、過渡的
電流成分はＡよりかなり小さくなっている。

このため、１ラインの走査において充電変換素子からの
信号が光応答速度、γ値ともに各充電変換素子間でばら
つきを生じることになり、良好な画質を得ることが困難
となる。

このような画質劣化の要因となる過ａ電流収骨の発生メ
カニズムは、薄膜半導体には多数のトラップ準位があり
、ここにトラップされていたキアリアが光電変換素子へ
の電圧印加に伴なう半導体内部の電界変化により伝導帯
に放出され信号電流として寄与するようになり、光の入
射を停止した後にも残像電流として流れ続けるためであ
ると推測される。

（発明が解決しようとする課題） 上述したように、従来の薄膜半導体により構成された光
電変換素子を用いるイメージセンサでは、光電変換素子
にパルス状の駆動電圧が印加された際の光応答特性及び
光電変換素子の直線性が悪く、またこれらの特性が各光
電変換素子間でばらつくため、画像を品質よく読取るこ
とが難しいという問題があった。

本発明は、パルス状の駆動電圧印加に伴ない生じる光電
変換素子の光応答速度の低下や直線性の低下を防止し、
高速で高画質のイメージセンサを提供することを目的と
する。

［発明の構ａｌ （課題を解決するための手段） 本発明は上記目的を達成するため、少なくとも一対の主
電極と薄膜半導体層とを有する光電変換素子を配列して
構成され、光電変換素子から入射光に対向して発生され
た発生された電気信号を選択的に読出すイメージセンサ
において、光電変換素子の主電極の電位差を実質的に一
定に保つ手段を備えたことを特徴とする。　　　゛光電
変換素子の一方の主電極に第１定電位点が共通に接続さ
れ、他方の主電極に第１のスイッチ手段を介して信号検
出手段が接続されている基本構成の場合、光電変換素子
の一対の主電極の電位差を実質的に一定に保つ手段は、
具体的には光電変換素子の他方の主電極と第１定電位点
とは電位の異なる第２定電位点との間にそれぞれ接続さ
れた複数の第２のスイッチ素子により構成される。そし
て、第１及び第２のスイッチ手段をは相補的に開閉させ
るようにする。

また、充電変換素子の主電極の電位差を実質的に一定に
保つ手段の他の具体例としては、複数の光電変換素子の
他方の主電極側より出力された電気信号を選択的に読出
す読出し手段と他方の主電極との間にそれぞれ接続され
た複数のゲート接地増幅器により実現される。

（作用） 本発明のように光電変換素子の主電極間の電位差が実質
的に一定に保たれると、光電変換素子を構成するａ−３
ｔなどの薄膜半導体層の内部電界は常に一定に保たれ、
トラップ準位にトラップされていたキャリアが伝導帯へ
電界放出される様なことは極めて少なくなる。従って、
光電変換素子から出力される残像電流が減少し、入射光
に依存した信号電流は入射光強度の時間的変化に速やか
に応答して流れることが可能になり、光応答特性が向上
してイメージセンサの高速化が図られる。

また、同時に入射光強度に対する信号電流の直線性の程
度を示すγ値が１に近くなって直線性が向上し、光応答
特性の向上とともに読取り画像の画質も向上する。この
直線性の向上する理由は、やはりトラップ準位からのキ
ャリアの電界放出が小さいためであると思われる。

すなわち、キャリアの放出されたトラップ準位は空にな
っているため、伝導キャリアが再トラップされて伝導に
寄与しなくなる確率は高くなる。光導電半導体では、一
般に再結合速度が伝導キャリア密度に比例した場合にγ
−１となり、入射光強度に比例した、つまり直線関係に
ある信号電流が得られる。ここで、電界放出による空の
トラップ単位があると、再トラップ、そして再結合され
る確率がより高くなり、通常の電界放出のない伝導キャ
リア密度に対応した速度以上に再結合速度が大きくなる
ため、γ値が１より小さくなるものと考えられる。本発
明ではトラップ準位からのキャリアの電界放出が少ない
ため、γ値は１に近くなるのである。

さらに、光電変換素子の一対の主電極間の電位差を実質
的に一定に保つことは、全ての光電変換素子を同一条件
にすることであるため、素子間で光応答速度やγ値がば
らつくという現象は発生せず、この点でも良好な読取り
画質が得られる。

（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。第１図は本発明の一実施例を説明するための回路図、
第２図は第１図中のイ３号検出回路ＤＥＴの回路図、第
３図は第１図及び第２図の動作を説明するタイミング図
である。

第１図に示すイメージセンサは、同−基ＩＮ上に薄膜に
より形成された（ＭＸＮ）個の光電変換素子ｐｃ、、〜
Ｐ　ＣＭＮ−これと同数の第１のスイッチ手段である読
出しスイッチ用薄膜トランジスタＴ　Ｒｒ　Ｉ−Ｔ　Ｒ
ＭＮ１１同じく同数の第２のスイッチ手段である接地ス
イッチ用薄膜トランジスタＴＧ、、〜ＴＧｈｔＮｓ及び
Ｎ本の共通信号出力ｉＬｃ、−ＬＣＮと、シフトレジス
タＳＲ及び信号検出回路ＤＥＴとにより構成されている
。

光電変換素子ＰＣ１□〜ＰＣＭＮ及び薄膜トランジスタ
ＴＲ，、〜Ｔ　ＲＭＮ、　Ｔ　Ｇ　１１−　Ｔ　Ｇい、
は、それぞれＭ個のブロック８１〜ＢＭに分割されてい
る。

光電変換素子ｐｃ、、〜ＰＣ１，ｌＮはこの例では光導
電素子であり、一対の主電極と、これらの主電極の間に
形成されたａ−３ｉからなる薄膜半導体層を有し、原稿
面からの入射光に対応して電気信号（信号電流）を発生
する。光電変換素子Ｐ　ＣＩｌ−Ｐ　ＣＭＮの一方の主
電極は、第１低電位点である電源ｖｂに共通に接続され
、他方の主電極は薄膜トランジスタＴＲ１〜ＴＲＭＮ及
び共通信号出力線ＬＣＩ〜ＬＣＮを介して信号検出回路
ＤＥＴに接続されている。

読出しスイッチ用薄膜トランジスタＴ　Ｒ＋　ｌ〜ＴＲ
ＭＮのゲート電極はブロック８１〜８Ｍ毎に共通接続さ
れ、その各共通接続部にシフトレジスタＳＲの出力Ｘ１
〜ＸＭが供給される。読出しスイッチ用薄膜トランジス
タＴＲ，、〜Ｔ　ＲＭＮのオンにより選択されたブロッ
クの充電変換素子からの信号電流１１〜ｉＮが第３図に
示すように信号検出回路ＤＥＴにより検出され、電圧信
号に変換されて信号出力ｓ　ｏｕｔとして出力される。

信号検出回路ＤＥＴの内部構成及び動作については後に
詳細に説明するが、この検出回路ＤＥＴの入力端子の電
位は、ここでは接地電位近傍に保たれているものとする
。

接地スイッチ用薄膜トランジスタＴ　Ｇ　＋　Ｉ〜ＴＧ
ＭＮは本発明に基づいて新たに設けられたもので、ゲー
ト電極はブロックＢ、〜Ｂ　ｋｌ毎に共通接続され、そ
の各共通接続部にシフトレジスタＳＲの出カー又］〜Ｘ
Ｍが供給される。第３図に示すように、シフトレジスタ
ＳＲの出力Ｘ１〜Ｘ、Ａと玉フ〜Ｘ、Ｉは、互いに反転
の関係にある。従って、読出しスイッチ用薄膜トランジ
スタＴＲＩ、〜ＴＲＭＮと、接地スイッチ用Ｔ　Ｇ　＋
　＋〜ＴＧＭＮとは、相補的にオン／オフ制御される。

接地スイッチ用薄膜トランジスタＴＧ、、〜ＴＧＭＮは
、第３図に示すように、読出し時以外の期間にはオンに
なって、光電変換素子Ｐ　Ｃ＋　＋〜ＰＣＭＮの他方の
主電極を第２定電位点である接地点に接続するため、光
電変換素子ｐ　ｃ　、、〜Ｐｃｔ、ＩＮの両生電極間の
電位差が常に一定（この場合、電源ｖｂの電圧に等しい
）に保たれる。

これにより前述した通り光応答特性が良く、またγ値が
１に近く、さらに光応答特性及びγ値が各光電変換素子
毎にばらつくという問題が回避され、高速・高画質のイ
メージセンサが実現されている。

すなわち、光電変換素子ｐｃ、、〜ＰＣＭＮの主電極間
の電位差が一定に保たれることによって、薄膜半導体層
の内部電界も一定に保たれる結果、従来のようにトラッ
プ準位にトラップされていたキャリアが伝導帯へ電界放
出されることは極めて少なくなる。これにより、充電変
換素子ＰＣ＋＋〜ＰＣＭＮからに入射光の停止後に流れ
る信号電流（残像電流）が減少し、信号電流は入射光強
度の時間的変化に速やかに応答するようになり、光応答
特性が向上する。このため、画像を高速で読取ることが
可能となる。

また、このようにトラップ準位からの伝導体へのキャリ
アの電昇放出が少なくなることで、前述の理由により光
電変換素子ＰＣ＋＋〜ＰＣＭＮのγ値が１に近くなる。

すなわち、光電変換素子ＰＣｚ〜ＰＣＭＮの入射光強度
に対する信号電流との直線性が向上することによって、
信号検出回路ＤＥＴからの信号出力Ｓ　ｏｕｔの品質が
向上し、この信号出力Ｓ　ｏｕｔを処理して画像として
再現した場合に、階調特性の良好な画像が得られる。

次に、信号検出回路ＤＥＴの内部構成を第２図により詳
細に説明する。この実施例の信号検出回路ＤＥＴの特徴
は、共通信号出力線ＬＣ。

〜ＬＣＮを介して入力される信号を並列に検出すること
により信号出力Ｓ　ｏｕｔのＳ／Ｎを向上させたことと
、薄膜トランジスタに要求されるスイッチング速度の低
減、およびスイッチングノイズ低減によるＳ／Ｈの向上
を図った点にある。

第２図に示す信号検出回路ＤＥＴにおいて、共通信号出
力線Ｌ　Ｃ＋〜ＬＣＮからの信号電流ｉ、〜ｉＮは、ま
ずｅＬ算増幅器ＯＡ、と積分コンデンサｃｌｓＴ及びリ
セットスイッチＴ　ＲＲからなる積分増幅器ＡＩ−ＡＮ
により積分されると共に電圧信号に変換される。積分増
幅器Ａ。

〜ＡＮの出力信号は、クランプコンデンサＣＣＬｓクラ
ンプスイッチＴＲＣＬ及び演算Ｉ曽幅器ＯＡ２により構
成されたクランプ回路と、サンプルスイッチＴＲ３、ホ
ールドコンデンサＣ１１及び演算ｆ％幅器ＯＡ３により
構成されたサンプルホールド回路とからなる信号処理部
Ｓ　Ｈｌ−Ｓ　ＨＨにより、積分増幅器Ａ１〜ＡＮにお
けるリセ・ソトスイッチＴ　ＲＲより発生するスイッチ
ングノイズが除去された形でサンプルホールドされた後
、スイッチ素子ＳＷ、〜ＳＷＮにより直列信号に変換さ
れて信号出力Ｓ　ｏｕｔとなる。

ＯＡＡ器用イメージセンサとして一般的なＡ４版または
８４版の読取り長、解像度８画素／開のものでは、総画
素数が２，０００画素前後であり、ファクシミリのＧＩ
ＩＩ規洛として一般的な１０ｍ５／ラインまたは５　ｍ
ｓ／ラインで原稿を読取る場合、１画素当たりの読取り
時間は約５μｓ（１ｏＩＩｌｓ／ライン）または２．５
．ｃｚ　ｓ　　（５ｒａｓ／ライン）となる。通常のａ
−３ｉ等による薄膜トランジスタのスイッチング時間は
、１０μＳ以上必要であるから、各光電変換素子からの
信号を順次読出す場合の１画素当たりの読取り時間より
も長くなってしまう。

しかし、本実施例では光電変換素子ｐｃ、、〜ＰＣＭＮ
からの信号を１ブロック分ずつ並列に読出すため、読出
し時間はＮ（１ブロツク内の光電変換素子の数）倍で良
い。例えばＮ＝３２とした場合には、読出し時間は　１
６０μｓ　　（１０ｍ５／ライン）または８０μＳ　　
（５ｍｓ／ライン）でよく、上記の薄膜トランジスタの
スイッチング時間で十分に対応が可能である。

また、同様の理由でシフトレジスタＳＲについても薄膜
トランジスタで同一基板上に構成することもできる。

また、信号電流の大きさが同じ場合でも、積分時間をＮ
倍にできるため、検出信号電荷量、すなわち信号出力Ｓ
　ｏｕｔの大きさもＮ倍となり、Ｓ／ＮがＮ倍に増加す
る。

第２図において、積分増幅器Ａ、〜ＡＮのリセット、す
なわちリセットスイッチＴＲ，のオン動作は、第３図に
示すリセット信号φＲによって、光電変換素子ＰＣ＋＋
〜ＰＣＭＮの各ブロックＢ、〜Ｂ、の選択期間の初期に
行なわれる。

この理由は、一般に薄膜トランジスタＴＲ，、〜Ｔ　Ｒ
ＭＮ、　　Ｔ　Ｇ　ｒ　１〜ＴＧＭＮのスイッチングス
ピードが遅く、切換え時には前に選択されたブロックか
らの信号電流成分が積分コンデンサＣＩＮＴに残留して
いることから、このタイミングで積分増幅器Ａ、〜ＡＮ
をリセットすることにより、この残留成分を少なくして
空間分解能を良好になるためである。また、積分増幅器
の形式では、通常のＩ−Ｖ（電流−電圧）変換増幅器の
形式に比べ信号電荷量が大きくなり、Ｓ／Ｎが向上する
という利点があるが、信号が小さい場合にはリセットス
イッチＴＲＲから発生するスイ・ソチングノイズ成分が
無視できなくなってくる。

このスイッチングノイズ成分の影響を除去するのが前記
のクランプ回路であり、リセットスイッチＴＲＲのオフ
後に、第３図に示すクランプパルスφＣＬによりクラン
プスイッチＴ　Ｒｃｌ、をオフして、第３図のＶＩＮＴ
に示すように、この時点での積分増幅器Ａ１〜ＡＮの出
力値を基準レベルとすることにより、スイッチングノイ
ズ成分を除去している。

一方、前記のサンプルホールド回路は、第３図のサンプ
ルパルスφＳ１１により動作することにより、クランプ
回路の出力を次のサンプルパルスのタイミングまでホー
ルドする。このサンプルホールド回路は、特に並列信号
をスイッチ素子ＳＷ、〜ＳＷＮにより直列信号に変換す
る場合に有用であって、信号出力Ｓ　ｏｕｔを時間的に
連続して取り出すことが可能となるため、信号出力Ｓ　
ｏｕｔが供給されるセット側の信号処理部の負担を低減
させる効果を持つ。

なお、上記の実施例では読出しスイッチ用薄膜トランジ
スタＴＲＩＩ〜ＴＲＭＮと、接地スイッチ用溝膜トラン
ジスタＴＧ目〜ＴＧＭＮとを相補的に、つまりオン／オ
フ関係が逆になるように動作させているが、読出し時間
が満足される範囲でＴＲ，、〜ＴＲＭＮのオン抵抗に比
べＴ　Ｇ　＋　＋〜ＴＧＭＮのオン抵抗を同等程度以上
に大きくし、且つ光電変換素子ｐｃ、、〜ＰＣＭＮの明
抵抗に対して無視できる程度に小さくすれば、接地スイ
ッチ用薄膜トランジスタＴＧ、〜ＴＧＭＮはオンのまま
でもよい。これによって、シフトレジスタＳＲからの出
力線の数を１／２にすることができる。その場合、上記
の実施例に比べ設計の自由度は小さくなるが、光電変換
素子Ｐ　Ｃｚ〜ＰＣＭＮには実質的に一定の電圧が印加
されることになる。また、この場合には接地用薄膜トラ
ンジスタＴ　Ｇ　１ｒ〜ＴＧＭＮを抵抗体（例えばｎ＋
−ａ−５ｉ；リント−プロ−８ｉなど）を用いてもよい
。

第４図は本発明の他の実施例を説明するための回路図で
ある。この実施例では、充電変換素子ｐｃ、、〜ＰＣＭ
Ｎの両生電極の電位差を一定にするために、光電変換素
子ＰＣ８〜ＰＣＭＮの他方の主電極と読出しスイッチ用
薄膜トランジスタＴＲ，、〜ＴＲＭＮとの間に、薄膜ト
ランジスタＴ　Ｇ　Ｇ　＋　＋〜ＴＧＧＭＮからなるゲ
ート接地増幅器を挿入している。なお、「ゲート接地１
曽幅器」はバイポーラトランジスタの「ベース接地穂幅
器」に対応し、人力インピーダンスが小さく、従って入
力端（ソース）の電位がほとんど一定であり、出力イン
ピーダンス、つまりドレインから見たインピーダンスが
極めて大きいという特徴を持ち、入力電流→出力電流に
なる。

また、本実施例では読出しスイッチ用薄膜トランジスタ
ＴＲ，、〜ＴＲＭＮの一端と接地間に蓄積容Ｈｋ　Ｃ１
，〜ＣＭＮを設けることによって、所謂「蓄積モード動
作」を可能ならしめている。蓄積モード動作では、周知
のように１ライン走査期間（例えば１０ｔｘｓ、　　５
　ｔａｓ）の間、光電変換素子ＰＣＩＩ−ＰＣＭＮから
の信号電流を蓄積容量ＣＩｌ〜ＣＭＮにそれぞれ蓄積し
ておくものであり、信号電流が同じであってもより多く
の信号電荷量が得られ、Ｓ／Ｎが格段に向上するという
利点をもつ動作方式である。

マトリックス駆動方式のイメージセンサに蓄積モードを
採用した公知例はあるが、光電変換素子の電極間電圧が
蓄積容量への信号電荷の蓄積により概略のこぎり波状に
変化してしまい、前述のように高速化を阻んでいた。

これに対し、本実施例においては光電変換素子ＰＣ８〜
ＰＣＭＮと蓄積容量ＣＩｌ〜ＣＭＮとの間に薄膜トラン
ジスタＴ　Ｇ　Ｇ　ｒ　＋〜ＴＧＧＭＮによるゲート接
地増幅器を設けることにより、蓄積容ｆｆｉ　Ｃ＋　＋
〜ＣＭＮの電圧変化の影響を受けずに光電変換素子ＰＣ
，，〜ＰＣＭＮの主電極間の電位差を一定に保つことが
できる。これにより蓄積モード動作の利点であるＳ／Ｎ
の向上とともに、低残像、つまり光応答特性が良く、γ
値が１に近く高画質という本発明の効果が期待できる。

なお、本実施例ではゲート接地増幅器を用いたが、例え
ば薄膜トランジスタによる成算増幅器を用いてもよい。

また、以上の実施例では光電変換素子として光導電素子
を示したが、光起電力素子や制御電極付き光導電素子（
薄膜トランジスタ構成セルなど）を用いたイメージセン
サにも、本発明を適用することができる。

その他、本発明は種々変形して実施することが可能であ
る。

［発明の効果］ 本発明によるイメージセンサによれば、光電変換素子の
主電極間の電位差の変化に伴なう残像の増加（光応答の
悪化）、γ値の低下、及び光応答特性やγ値の素子間ば
らつきなどの問題が解消され、高速・高画質の画像読取
りが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図における信号検出回路の回路図、第３図は第１図及び
第２図の動作を示すタイミング図、第４図は本発明の他
の実施例を示す回路図、第５図は従来のイメージセンサ
の例を示す回路図、第６図は第５図の動作を示すタイミ
ング図である。 ＰＣ１〜ＰＣＭＮ・・・光電交換素子 ＴＲ６〜’ｒＲＭＮ・・・読出しスイッチ用薄膜トラン
ジスタ（第１のスイッチ手段） ＴＧ、〜ＴＧＭＮ・・・接地スイッチ用７ｖ膜トランジ
スタ（第２のスイッチ手段） ＳＲ・・・シフトレジスタ ＬＣｌ−ＬＣＮ・・・共通信号出力線 ＤＥＴ・・・信号検出回路 Ｔ　Ｇ　Ｇ　＋＋’〜Ｔ　Ｇ　Ｇ　ＭＮ・・・ゲート接
地増幅器を構成する薄膜トランジスタ。

Claims (3)

【特許請求の範囲】
1. （１）少なくとも一対の主電極と薄膜半導体層とを有し
   、入射光に対応して電気信号を発生する複数の光電変換
   素子と、 前記複数の光電変換素子から発生された電気信号を選択
   的に読出す読出し手段と、 前記一対の主電極の電位差を実質的に一定に保つ手段と を具備することを特徴とするイメージセンサ。
2. （２）少なくとも一対の主電極と薄膜半導体層とを有し
   、一方の主電極が共通の第１定電位点に接続され、入射
   光に対応して電気信号を発生する複数の光電変換素子と
   、 前記複数の光電変換素子の他方の主電極に一端が接続さ
   れた複数の第１のスイッチ手段と、前記複数の第１のス
   イッチ手段の他端に接続され、前記複数の光電変換素子
   から発生された電気信号を検出する検出手段と、 複数の光電変換素子の他方の主電極に一端が接続され、
   他端が前記第１定電位点と異なる電位の第２定電位点に
   接続された複数の第２のスイッチ手段と、 前記第１及び第２のスイッチ手段を相補的に開閉させる
   手段と を具備することを特徴とするメージセンサ。
3. （３）少なくとも一対の主電極と薄膜半導体層とを有し
   、一方の主電極が共通の定電位点に接続され、入射光に
   対応して電気信号を発生する複数の光電変換素子と、 前記複数の光電変換素子の他方の主電極側より出力され
   た電気信号を選択的に読出す読出し手段と、 この読出し手段と前記複数の光電変換素子の他方の主電
   極との間にそれぞれ接続された複数のゲート接地増幅器
   と を具備することを特徴とするメージセンサ。