JPH02181470A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH02181470A JPH02181470A JP64000953A JP95389A JPH02181470A JP H02181470 A JPH02181470 A JP H02181470A JP 64000953 A JP64000953 A JP 64000953A JP 95389 A JP95389 A JP 95389A JP H02181470 A JPH02181470 A JP H02181470A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- reset transistor
- reset
- film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は各画素に増幅機能を有するトランジスタとリセ
ットトランジスタが設けられる内部増幅型の固体撮像素
子に関し、特にその画素上の全面に光導電膜が設けられ
る固体描像素子に関する。
ットトランジスタが設けられる内部増幅型の固体撮像素
子に関し、特にその画素上の全面に光導電膜が設けられ
る固体描像素子に関する。
本発明は、光導電膜を全面に形成した内部増幅型の固体
撮像素子において、リセット時以外の期間にリセットト
ランジスタを導通状態にさせ、光導電膜上の透明電極と
リセットトランジスタのソース電極から画素毎に延在さ
れた電極間に所定の電位を印加させることにより、その
ブルーミング特性を改善するものである。
撮像素子において、リセット時以外の期間にリセットト
ランジスタを導通状態にさせ、光導電膜上の透明電極と
リセットトランジスタのソース電極から画素毎に延在さ
れた電極間に所定の電位を印加させることにより、その
ブルーミング特性を改善するものである。
各画素毎に増幅機能を有した内部増幅型の固体撮像素子
は、高感度化、高解像度化を図る素子として注目されて
おり、画素の内部に増幅回路を設けた増幅型ＭＯＳイメ
ージ中（所謂ＡＭＩ）や。
は、高感度化、高解像度化を図る素子として注目されて
おり、画素の内部に増幅回路を設けた増幅型ＭＯＳイメ
ージ中（所謂ＡＭＩ）や。
１画素を静電誘導フォトトランジスタを以て構成した静
電誘導トランジスタ型イメージヤ（所謂ＳＩＴ）或いは
ＭＯＳフォトトランジスタで画素を構成した電荷変調デ
バイス（所謂ＣＭＤ）等の各種素子が知られている。
電誘導トランジスタ型イメージヤ（所謂ＳＩＴ）或いは
ＭＯＳフォトトランジスタで画素を構成した電荷変調デ
バイス（所謂ＣＭＤ）等の各種素子が知られている。
また、このような技術については、「テレビジラン学会
誌Ｊ 、 ＶＯｌ、４１１ Ｎ１１１１．１９８７．第
１０７５頁〜第１０８２頁に記載される増幅型固体撮像
素子の技術があり、その増幅型固体撮像素子の各画素は
、増幅用のトランジスタ、スイッチ用のトランジスタ。
誌Ｊ 、 ＶＯｌ、４１１ Ｎ１１１１．１９８７．第
１０７５頁〜第１０８２頁に記載される増幅型固体撮像
素子の技術があり、その増幅型固体撮像素子の各画素は
、増幅用のトランジスタ、スイッチ用のトランジスタ。
リセットトランジスタの計３個のトランジスタと、ダイ
オードから構成される。
オードから構成される。
このような増幅型固体撮像素子においては、その高解像
度化が求められており、各画素を高密度に配置すること
で、解像度が向上する。しかし、単に各画素を高密度に
するだけでは、開口率が低下して十分な感度が得られな
い。
度化が求められており、各画素を高密度に配置すること
で、解像度が向上する。しかし、単に各画素を高密度に
するだけでは、開口率が低下して十分な感度が得られな
い。
これに対して光導電膜を各画素上の全面に設けることで
、その開口率を高めることができるが、例えば強い光が
入射した時では、成る画素に相当する部分の光導電膜に
電荷が溢れ、周囲の画素へ電荷が拡がる現象（ブルーミ
ング）が発生することになる。
、その開口率を高めることができるが、例えば強い光が
入射した時では、成る画素に相当する部分の光導電膜に
電荷が溢れ、周囲の画素へ電荷が拡がる現象（ブルーミ
ング）が発生することになる。
そこで、本発明は、周囲の画素へ電荷が拡がるブルーミ
ング現象を抑制するような固体撮像素子を提供すること
を目的とする。
ング現象を抑制するような固体撮像素子を提供すること
を目的とする。
上述の目的を達成するために、本発明の固体撮像素子は
、マトリクス状に配される各画素に増幅機能を有するト
ランジスタとリセットトランジスタとが設けられ、その
上に全面に形成された光導電膜とから構成される固体撮
像素子において、リセット時以外も上記リセットトラン
ジスタを導通状態にしておくことにより、上記光導電膜
上の透明電極と、上記リセットトランジスタのソース電
極から延在され且つ画素毎に区分された電穫との間に所
定の電位が印加されるようにすることを特徴とする。
、マトリクス状に配される各画素に増幅機能を有するト
ランジスタとリセットトランジスタとが設けられ、その
上に全面に形成された光導電膜とから構成される固体撮
像素子において、リセット時以外も上記リセットトラン
ジスタを導通状態にしておくことにより、上記光導電膜
上の透明電極と、上記リセットトランジスタのソース電
極から延在され且つ画素毎に区分された電穫との間に所
定の電位が印加されるようにすることを特徴とする。
ここで、リセット時以外のリセットトランジスタの導通
状態は、リセット時のリセットトランジスタの導通状態
よりもそのインピーダンスが大きいものとすることがで
きる。
状態は、リセット時のリセットトランジスタの導通状態
よりもそのインピーダンスが大きいものとすることがで
きる。
リセット時以外の光信号電荷の蓄積時にリセットトラン
ジスタを導通状態にさせることで、光導電膜とリセット
トランジスタのソース電極から延在され且つ画素毎に区
分された電極との間に所定の電位が印加され、光導電膜
の内部には電位差が生じて、ホールやエレクトロンはそ
れぞれ透明電極や上記延在された電極へ集められること
になる。
ジスタを導通状態にさせることで、光導電膜とリセット
トランジスタのソース電極から延在され且つ画素毎に区
分された電極との間に所定の電位が印加され、光導電膜
の内部には電位差が生じて、ホールやエレクトロンはそ
れぞれ透明電極や上記延在された電極へ集められること
になる。
その結果、周囲の画素へ拡がって行くような電荷も減少
することになり、ブルーミングが抑制されることになる
。
することになり、ブルーミングが抑制されることになる
。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例は、増幅機能を有するトランジスタとリセット
トランジスタによって画素が構成される固体撮像素子の
例であって、その全面にａ−３ｉ（アモルファスシリコ
ン）膜からなる光導電膜が形成される固体撮像素子の例
である。
トランジスタによって画素が構成される固体撮像素子の
例であって、その全面にａ−３ｉ（アモルファスシリコ
ン）膜からなる光導電膜が形成される固体撮像素子の例
である。
まず、その構造については、第１図に示すように、ｐ型
のシリコン基板ｌｌ上に選択酸化によりフィールド酸化
膜１２が形成され、そのフィールド酸化膜１２の下部に
はチャンネルストッパー領域１３が形成されている。な
お、ｐ型のシリコン基板１１はｎ型のシリコン基板にｐ
型のウェル領域を形成したものであっても良い、シリコ
ン基板１１の表面には、リセットトランジスタのソース
６Ｎ＋！！４とドレイン領域５をＭＯ３Ｉ−ランジスク
で構成するようにｎ゛型の高濃度不純物拡散領域が離間
して形成され、これらソース領域４とドレイン領域５の
間の領域上にゲート絶縁膜を介してリセットトランジス
タのゲート電極６が形成されている。リセットトランジ
スタのドレイン領域５には、不要電荷を掃き出すための
配線１７が接続される。
のシリコン基板ｌｌ上に選択酸化によりフィールド酸化
膜１２が形成され、そのフィールド酸化膜１２の下部に
はチャンネルストッパー領域１３が形成されている。な
お、ｐ型のシリコン基板１１はｎ型のシリコン基板にｐ
型のウェル領域を形成したものであっても良い、シリコ
ン基板１１の表面には、リセットトランジスタのソース
６Ｎ＋！！４とドレイン領域５をＭＯ３Ｉ−ランジスク
で構成するようにｎ゛型の高濃度不純物拡散領域が離間
して形成され、これらソース領域４とドレイン領域５の
間の領域上にゲート絶縁膜を介してリセットトランジス
タのゲート電極６が形成されている。リセットトランジ
スタのドレイン領域５には、不要電荷を掃き出すための
配線１７が接続される。
このリセットトランジスタのソース領域４には、増幅機
能を有するＭＯＳ）ランジスタのゲート電極７が接続さ
れ、そのソース領域４は、そのゲート電極７を介し、更
に眉間絶縁膜１５中に形成された導電領域１８を介して
、画素毎に区分されてなるアルミ電極層３に接続する。
能を有するＭＯＳ）ランジスタのゲート電極７が接続さ
れ、そのソース領域４は、そのゲート電極７を介し、更
に眉間絶縁膜１５中に形成された導電領域１８を介して
、画素毎に区分されてなるアルミ電極層３に接続する。
このアルミ電極層３は、眉間絶縁膜１５上で１つの画素
領域に亘って設けられており、そのアルミ電極Ｎ３上に
アモルファスシリコン膜からなる光導電膜１が所要の膜
厚を以て形成されている。このように光導電膜１を形成
することで、その開口率を高くすることができ、該光導
電膜１で光信号電荷が生成される。この光導電膜ｌ上に
は透明電極２が形成され、この透明電極２には接地電圧
ＧＮＤ （例えばＯｖ）が印加されている。
領域に亘って設けられており、そのアルミ電極Ｎ３上に
アモルファスシリコン膜からなる光導電膜１が所要の膜
厚を以て形成されている。このように光導電膜１を形成
することで、その開口率を高くすることができ、該光導
電膜１で光信号電荷が生成される。この光導電膜ｌ上に
は透明電極２が形成され、この透明電極２には接地電圧
ＧＮＤ （例えばＯｖ）が印加されている。
上記ソース領域４に接続する増幅用ＭＯＳトランジスタ
のゲート電極７は、同一画素領域内で延在され、この増
幅機能を有するＭＯＳ）ランジスタは例えば同じ画素内
の図示しない垂直スイッチトランジスタと直列に接続さ
れる。
のゲート電極７は、同一画素領域内で延在され、この増
幅機能を有するＭＯＳ）ランジスタは例えば同じ画素内
の図示しない垂直スイッチトランジスタと直列に接続さ
れる。
第２図は、本実施例の固体撮像素子の回路構成の概略を
示す図であり、各画素はマトリクス状に配置され、各画
素は増幅機能を有するＭＯＳ ）ランジスタ２】、リセ
ットトランジスタ２２．垂直スイッチトランジスタ２３
及び光導電膜１による受光部２０からなる。各画素の受
光部２０はリセットトランジスタ２２のソース電極に接
続されると共に増幅用ＭＯ５）ランジスタ２１のゲート
に接続する。リセットトランジスタ２２のゲートは垂直
走査回路３１からの信号によって制御され、リセットト
ランジスタ２２は、特にリセット時以外の時でも導通状
態にされる。信号の読み出しは、垂直走査回路３１によ
って成る１列が選択され、その選択にかかる列の垂直ス
イッチトランジスタ２３がオンになる。その結果、光信
号電荷に応じて垂直信号線の電位が変化する。そして、
水平走査回路３２によって、水平スイッチトランジスタ
３３が順次選択され、ビデオライン３４に現れた信号が
増幅器３５を介して出力される。
示す図であり、各画素はマトリクス状に配置され、各画
素は増幅機能を有するＭＯＳ ）ランジスタ２】、リセ
ットトランジスタ２２．垂直スイッチトランジスタ２３
及び光導電膜１による受光部２０からなる。各画素の受
光部２０はリセットトランジスタ２２のソース電極に接
続されると共に増幅用ＭＯ５）ランジスタ２１のゲート
に接続する。リセットトランジスタ２２のゲートは垂直
走査回路３１からの信号によって制御され、リセットト
ランジスタ２２は、特にリセット時以外の時でも導通状
態にされる。信号の読み出しは、垂直走査回路３１によ
って成る１列が選択され、その選択にかかる列の垂直ス
イッチトランジスタ２３がオンになる。その結果、光信
号電荷に応じて垂直信号線の電位が変化する。そして、
水平走査回路３２によって、水平スイッチトランジスタ
３３が順次選択され、ビデオライン３４に現れた信号が
増幅器３５を介して出力される。
このような構成を有する本実施例の固体撮像素子は、第
３図及び第４図に示すようなポテンシャル分布を有する
。
３図及び第４図に示すようなポテンシャル分布を有する
。
まず、第３図は光導電膜の膜厚の方向における電位を示
しており、透明電極２の電位は定常的にＯｖにされる。
しており、透明電極２の電位は定常的にＯｖにされる。
そして、この透明電極２に光導電ｎ’Ａ Ｉを挟んで対
向するアルミ電極層３の電位は、リセットトランジスタ
の導通状態に応じて変化し、リセット時に電位Φ２とな
り、リセット時以外の蓄積時に電位Φ、となる。電位Φ
、はりセットドレインと同じ電位であり、電位Φ１はｏ
ｖよりも少し高い程度の電位である。このような電位の
変化は、後述するように、アルミ電極Ｊｉ３が増幅用の
ＭＯＳ）ランジスタのゲー）ｆ１７に接続すると共にリ
セットトランジスタのソース領域（電極）４に接続し、
そのリセットトランジスタのインピーダンスが変化する
ことから行われる。
向するアルミ電極層３の電位は、リセットトランジスタ
の導通状態に応じて変化し、リセット時に電位Φ２とな
り、リセット時以外の蓄積時に電位Φ、となる。電位Φ
、はりセットドレインと同じ電位であり、電位Φ１はｏ
ｖよりも少し高い程度の電位である。このような電位の
変化は、後述するように、アルミ電極Ｊｉ３が増幅用の
ＭＯＳ）ランジスタのゲー）ｆ１７に接続すると共にリ
セットトランジスタのソース領域（電極）４に接続し、
そのリセットトランジスタのインピーダンスが変化する
ことから行われる。
まず、リセット時において、アルミ電極Ｎ３の電位が電
位Φ雪になることで、電子はアルミ電極層３側へ集めら
れ、さらにリセットトランジスタを介して配線１７へ不
要電子が掃き出される。−方、正孔は表面の透明電極２
側へ集められてリセットされる。
位Φ雪になることで、電子はアルミ電極層３側へ集めら
れ、さらにリセットトランジスタを介して配線１７へ不
要電子が掃き出される。−方、正孔は表面の透明電極２
側へ集められてリセットされる。
次に、リセット時以外の時では、アルミ電極層３の電位
が電位Φ１にされ、光導電膜ｌにおいては一点鎖線Ｐ、
で示す電位の勾配が得られる。従って、光の入射によっ
て発生する電子は、その勾配に従って、アルミ電極層３
に集められ、正孔も同様に勾配に従って、透明電極２側
に集められることになる。このため例えば高輝度光源か
らの強い光によって発生した余分な電荷は、アルミ電極
層３．導電領域１８．ゲート電極７及びリセットトラン
ジスタのソース領域４．ドレイン領域５を介して、配！
１７にオーバーフローされることになる。仮に、光導電
膜ｌに電圧が印加されない場合には、アルミ電極層３の
電位は電位Φ。となって、光導電膜１中の電位は図中破
線Ｐ、で示すように平坦なもの°となる。このため高輝
度光源からの強い光によって発生する余分な電荷を光導
電膜１の膜厚の厚み方向で掃き出すことができず、周囲
の画素に溢れ出してブルーミングが発生する。
が電位Φ１にされ、光導電膜ｌにおいては一点鎖線Ｐ、
で示す電位の勾配が得られる。従って、光の入射によっ
て発生する電子は、その勾配に従って、アルミ電極層３
に集められ、正孔も同様に勾配に従って、透明電極２側
に集められることになる。このため例えば高輝度光源か
らの強い光によって発生した余分な電荷は、アルミ電極
層３．導電領域１８．ゲート電極７及びリセットトラン
ジスタのソース領域４．ドレイン領域５を介して、配！
１７にオーバーフローされることになる。仮に、光導電
膜ｌに電圧が印加されない場合には、アルミ電極層３の
電位は電位Φ。となって、光導電膜１中の電位は図中破
線Ｐ、で示すように平坦なもの°となる。このため高輝
度光源からの強い光によって発生する余分な電荷を光導
電膜１の膜厚の厚み方向で掃き出すことができず、周囲
の画素に溢れ出してブルーミングが発生する。
しかしながら、本実施例の固体撮像素子では、リセット
トランジスタが導通状態にされて、アルミ電極Ｎ３の電
位が電位Φ１にされ、光導電膜１には電位勾配があるこ
とから、ブルーミングが抑制されることになる。
トランジスタが導通状態にされて、アルミ電極Ｎ３の電
位が電位Φ１にされ、光導電膜１には電位勾配があるこ
とから、ブルーミングが抑制されることになる。
第４図はリセットトランジスタのポテンシャル分布を示
しており、ドレイン領域５がリセットドレインであり、
その電位としてはリセット電位Φｒが与えられている。
しており、ドレイン領域５がリセットドレインであり、
その電位としてはリセット電位Φｒが与えられている。
リセットトランジスタのゲート電極６には、電圧が印加
され、リセット時にはその電位が電位Φ８にされ、リセ
ット時以外でその電位が電位Φ、にされる。リセット時
のゲート電極６の電位Φ８は、リセットトランジスタの
インピーダンスが十分に低くなるレベルであり、そのリ
セットソース側の電荷がドレイン側に掃きだされてリセ
ットが行われる。また、この時、リセットトランジスタ
のインピーダンスが十分に低くくなるため、上述のよう
にアルミ電極層３の電位は電位Φ、になり、光導電ＩＩ
Ｕ１の電荷も集められる０次に、リセット時以外のゲー
ト電極６の電位Φ、は、当該リセットトランジスタを導
通状態とする電位であるが、例えば、ゲート電極６に０
゜５〜２ｖ程度の電圧を印加した程度の電位とされる。
され、リセット時にはその電位が電位Φ８にされ、リセ
ット時以外でその電位が電位Φ、にされる。リセット時
のゲート電極６の電位Φ８は、リセットトランジスタの
インピーダンスが十分に低くなるレベルであり、そのリ
セットソース側の電荷がドレイン側に掃きだされてリセ
ットが行われる。また、この時、リセットトランジスタ
のインピーダンスが十分に低くくなるため、上述のよう
にアルミ電極層３の電位は電位Φ、になり、光導電ＩＩ
Ｕ１の電荷も集められる０次に、リセット時以外のゲー
ト電極６の電位Φ、は、当該リセットトランジスタを導
通状態とする電位であるが、例えば、ゲート電極６に０
゜５〜２ｖ程度の電圧を印加した程度の電位とされる。
このため、リセットトランジスタのインピーダンスはゲ
ート電圧がＯｖの時よりは低く（なるが、リセット時の
ゲートの電位よりはポテンシャル障壁が高くなる。従っ
て、第３図に電位Φ、で示したような中間電位が光導電
膜ｌのアルミ電極Ｎ３側に形成されることになり、余分
な電荷のオーバーフローによってブルーミングが抑えら
れることになる。
ート電圧がＯｖの時よりは低く（なるが、リセット時の
ゲートの電位よりはポテンシャル障壁が高くなる。従っ
て、第３図に電位Φ、で示したような中間電位が光導電
膜ｌのアルミ電極Ｎ３側に形成されることになり、余分
な電荷のオーバーフローによってブルーミングが抑えら
れることになる。
なお、上述の実施例においては、リセットトランジスタ
を横型としたが、ｎ型シリコン基板、ｐ型ウェル領域、
ｎＭＯ３）ランジスタで素子を構成し、その基板に不要
電荷を掃き出す縦型であっても良い、また、アルミ電極
層３は、他の導電材料であっても良い、また、リセット
時以外に光導電膜に電位差を与える手段として、上述の
ようにアルミ電極層３の電位を変化させるのではなく、
透明電極２側に所要の電位を与えて、余分な電荷をオー
バーフローさせるようにすることもできる。
を横型としたが、ｎ型シリコン基板、ｐ型ウェル領域、
ｎＭＯ３）ランジスタで素子を構成し、その基板に不要
電荷を掃き出す縦型であっても良い、また、アルミ電極
層３は、他の導電材料であっても良い、また、リセット
時以外に光導電膜に電位差を与える手段として、上述の
ようにアルミ電極層３の電位を変化させるのではなく、
透明電極２側に所要の電位を与えて、余分な電荷をオー
バーフローさせるようにすることもできる。
さらに、増幅機能を有する画素の構造は、他の構造とす
ることもできる。
ることもできる。
本発明の固体撮像素子は、光導電膜が画素上に形成され
るため、開口率が向上し、その内部増幅機能と相まって
、高感度化、高解像度化を図ることができる。そして更
に、上述のように、リセット時以外も上記リセットトラ
ンジスタが導通状態とされて、光導電膜上の透明電極と
上記リセットトランジスタのソース電極から延在され且
つ画素毎に区分された電極との間に所定の電位が印加さ
れるため、余分な電荷のオーバーフローを行うことがで
き、ブルーミングを抑制することが可能となる。
るため、開口率が向上し、その内部増幅機能と相まって
、高感度化、高解像度化を図ることができる。そして更
に、上述のように、リセット時以外も上記リセットトラ
ンジスタが導通状態とされて、光導電膜上の透明電極と
上記リセットトランジスタのソース電極から延在され且
つ画素毎に区分された電極との間に所定の電位が印加さ
れるため、余分な電荷のオーバーフローを行うことがで
き、ブルーミングを抑制することが可能となる。
第３図はその一例の光導電膜の膜厚方向に於けるポテン
シャル分布図、第４図はその一例のリセットトランジス
タに於けるポテンシャル分布図である。
シャル分布図、第４図はその一例のリセットトランジス
タに於けるポテンシャル分布図である。
１・・・光導電膜
２・・・透明電極
３・・・アルミ電極層
４・・・ソース領域
５・・・ドレイン領域
６．７・・・ゲート電極
特許出願人 ソニー株式会社
代理人弁理士 小泡 晃（他２名）
Claims (1)
- 【特許請求の範囲】 マトリクス状に配される各画素に増幅機能を有するト
ランジスタとリセットトランジスタとが設けられ、その
画素上に全面に形成される光導電膜とから構成される固
体撮像素子において、 リセット時以外も上記リセットトランジスタを導通状態
にしておくことにより、上記光導電膜上の透明電極と、
上記リセットトランジスタのソース電極から延在され且
つ画素毎に区分された電極との間に所定の電位が印加さ
れるようにした固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000953A JPH02181470A (ja) | 1989-01-06 | 1989-01-06 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64000953A JPH02181470A (ja) | 1989-01-06 | 1989-01-06 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181470A true JPH02181470A (ja) | 1990-07-16 |
Family
ID=11488039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP64000953A Pending JPH02181470A (ja) | 1989-01-06 | 1989-01-06 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181470A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324248A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | 撮像装置 |
| JP2008270840A (ja) * | 2008-07-29 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2010045843A (ja) * | 1996-08-20 | 2010-02-25 | Thomson Licensing | 高感度イメージセンサアレイ |
| JP2011097075A (ja) * | 2010-12-22 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、イメージセンサ及び撮影機器 |
-
1989
- 1989-01-06 JP JP64000953A patent/JPH02181470A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045843A (ja) * | 1996-08-20 | 2010-02-25 | Thomson Licensing | 高感度イメージセンサアレイ |
| JP2007324248A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | 撮像装置 |
| JP2008270840A (ja) * | 2008-07-29 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011097075A (ja) * | 2010-12-22 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、イメージセンサ及び撮影機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831258A (en) | Pixel circuit with integrated amplifer | |
| JP3546985B2 (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| US4980546A (en) | Photosensitive device of the type with amplification of the signal at the photosensitive dots | |
| JPH11177076A (ja) | 固体撮像素子 | |
| JPH0444465B2 (ja) | ||
| US6172369B1 (en) | Flat panel detector for radiation imaging with reduced trapped charges | |
| JPS614376A (ja) | 固体撮像装置 | |
| JPH0453149B2 (ja) | ||
| JPH02304973A (ja) | 固体撮像装置 | |
| JPH0414510B2 (ja) | ||
| JPH0443428B2 (ja) | ||
| JPWO2020054373A1 (ja) | 撮像装置および撮像方法 | |
| CN87102223A (zh) | 固体摄象器 | |
| JPS6333075A (ja) | 固体撮像装置 | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JPH02208974A (ja) | 固体撮像装置 | |
| JPH07115182A (ja) | メモリー機能付き光電変換素子および固体撮像装置 | |
| JPH0937155A (ja) | 固体撮像装置 | |
| JP2790096B2 (ja) | 赤外線固体撮像素子の駆動方法及びその装置 | |
| JPH04274367A (ja) | 固体撮像装置 | |
| JPS6038070B2 (ja) | 固体撮像装置 | |
| JPH0127591B2 (ja) | ||
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| Terui et al. | A CCD imaging device having a PLOSS structure |