JPH0334805Y2 - - Google Patents
Info
- Publication number
- JPH0334805Y2 JPH0334805Y2 JP15181182U JP15181182U JPH0334805Y2 JP H0334805 Y2 JPH0334805 Y2 JP H0334805Y2 JP 15181182 U JP15181182 U JP 15181182U JP 15181182 U JP15181182 U JP 15181182U JP H0334805 Y2 JPH0334805 Y2 JP H0334805Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- current source
- memory
- source circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は手動スイツチからの信号をスイツチ駆
動回路を介し電子スイツチ（アナログ・スイツチ
等）に伝達して開閉動作をさせるスイツチ回路に
関し、殊に主電源投入時スイツチの初期状態を設
定する機能を具えたスイツチ回路に係る。
動回路を介し電子スイツチ（アナログ・スイツチ
等）に伝達して開閉動作をさせるスイツチ回路に
関し、殊に主電源投入時スイツチの初期状態を設
定する機能を具えたスイツチ回路に係る。
本考案のスイツチ回路はその主要部がI2L
（Integrrated Injection Logic）回路で形成され、
そして主電源遮断時にインジエクタ電流を注入す
る補助電流源回路を具なえている。また、その補
助電流源回路はスイツチの設定条件を記憶する記
憶回路のみに主電源遮断時インジエクタ電流を注
入するようになされる。
（Integrrated Injection Logic）回路で形成され、
そして主電源遮断時にインジエクタ電流を注入す
る補助電流源回路を具なえている。また、その補
助電流源回路はスイツチの設定条件を記憶する記
憶回路のみに主電源遮断時インジエクタ電流を注
入するようになされる。
上述のように一部の記憶回路のみに補助電流源
回路からインジエクタ電流を注入する方法であつ
ても長時間主電源が遮断された場合は、補助電流
源回路の容量が不足して記憶回路の記憶が消去さ
れる可能性があり、主電源復帰時に不安定な設定
条件となる欠点がある。
回路からインジエクタ電流を注入する方法であつ
ても長時間主電源が遮断された場合は、補助電流
源回路の容量が不足して記憶回路の記憶が消去さ
れる可能性があり、主電源復帰時に不安定な設定
条件となる欠点がある。
本考案は上述の如き欠点を解消するもので、そ
の主な目的は主電源投入時に補助電流源回路の能
力が不充分なときはスイツチ回路の予め定められ
たスイツチをオンとして初期状態を設定する機能
を具えたスイツチ回路を提供するにある。
の主な目的は主電源投入時に補助電流源回路の能
力が不充分なときはスイツチ回路の予め定められ
たスイツチをオンとして初期状態を設定する機能
を具えたスイツチ回路を提供するにある。
また、補助電流源回路に含まれる充電回路の充
電電位が高い電位のときは記憶回路の設定条件に
よつてスイツチのオン・オフを定めるスイツチ回
路を提供するにある。
電電位が高い電位のときは記憶回路の設定条件に
よつてスイツチのオン・オフを定めるスイツチ回
路を提供するにある。
斯るスイツチ回路は補助電流源回路を具え、そ
の主要部がI2L回路で形成されている。そして主
電源投入時に予め設定されたスイツチが動作する
ようになされ、また主電源復帰時、記憶回路によ
つてスイツチの設定条件を記憶している場合はそ
の記憶に基づいてスイツチが設定される。
の主要部がI2L回路で形成されている。そして主
電源投入時に予め設定されたスイツチが動作する
ようになされ、また主電源復帰時、記憶回路によ
つてスイツチの設定条件を記憶している場合はそ
の記憶に基づいてスイツチが設定される。
以下、本考案に係るスイツチ回路に就いて第１
図乃至第４図に基づき説明する。
図乃至第４図に基づき説明する。
第１図はスイツチ回路のブロツク図である。信
号入力段は自己復帰型の接点を有するスイツチ１
と表示灯２から形成されている。検出回路３、記
憶回路４及び駆動回路９はスイツチ駆動回路部で
ある。検出回路３はスイツチ１からの信号をパル
スに変換して記憶回路４に伝達され記憶される。
更に信号は伝達され、アナログスイツチ５を開閉
すると共に駆動回路９に信号を伝達し表示灯２の
内の一つを点灯保持する。また、検出回路３の一
部と記憶回路４がI2L素子で形成されており、そ
れらのI2L素子に電流源回路６から抵抗１１、ダ
イオード１２並びに抵抗１３を介しインジエクタ
電流が注入されている。主電流源投入時は補助電
流源回路７に充電々流が抵抗１５を介しコンデン
サ１６に流れ込んでいる。
号入力段は自己復帰型の接点を有するスイツチ１
と表示灯２から形成されている。検出回路３、記
憶回路４及び駆動回路９はスイツチ駆動回路部で
ある。検出回路３はスイツチ１からの信号をパル
スに変換して記憶回路４に伝達され記憶される。
更に信号は伝達され、アナログスイツチ５を開閉
すると共に駆動回路９に信号を伝達し表示灯２の
内の一つを点灯保持する。また、検出回路３の一
部と記憶回路４がI2L素子で形成されており、そ
れらのI2L素子に電流源回路６から抵抗１１、ダ
イオード１２並びに抵抗１３を介しインジエクタ
電流が注入されている。主電流源投入時は補助電
流源回路７に充電々流が抵抗１５を介しコンデン
サ１６に流れ込んでいる。
さて、主電源遮断時は補助電流源回路７から記
憶回路４を形成するI2L回路にインジエクタ電流
が注入され記憶を保持している。一方、補助電流
源回路７の充電回路の電位がレベルシフト回路８
によつて監視され、補助電流源回路７の端子間電
圧が所定のレベル以下となつたとき、レベルシフ
ト回路８、ダイオード１４を介して補助電流源回
路７に充電電流が供給され、スイツチ１の一つを
疑似的にオン状態とし、他のスイツチはリセツト
状態となる。また、ダイオード１４は補助電流源
回路７からの電流の流れ込みを防止する。
憶回路４を形成するI2L回路にインジエクタ電流
が注入され記憶を保持している。一方、補助電流
源回路７の充電回路の電位がレベルシフト回路８
によつて監視され、補助電流源回路７の端子間電
圧が所定のレベル以下となつたとき、レベルシフ
ト回路８、ダイオード１４を介して補助電流源回
路７に充電電流が供給され、スイツチ１の一つを
疑似的にオン状態とし、他のスイツチはリセツト
状態となる。また、ダイオード１４は補助電流源
回路７からの電流の流れ込みを防止する。
本考案のスイツチ回路はスイツチ１の初期状態
を補助電流源回路７の端子間電圧の電位によつて
制御している。主電源投入時は補助電流源回路７
の充電回路を形成するコンデンサ１６が放電され
た状態であり、コンデンサ１６の端子間電圧は零
電位である。しかし、コンデンサ１６の端子間電
圧は、所定の表示灯２、レベルシフト回路８、ダ
イオード１４及び抵抗１５を介して充電々流が流
れ込み電位は上昇する。従つて、主電源投入時は
スイツチ１の一つの接続点１７の電位は低レベル
になり、他はスイツチが開放状態であるので高レ
ベルに設定される。このようにして、補助電流源
回路７のコンデンサ１６に充電電流を供給して所
定のスイツチの接点間を短絡することにより擬似
的に信号が発せられて初期状態が設定される。信
号入力段のスイツチ１が任意に設定され、この設
定条件が記憶回路４に記憶され、主電源が遮断さ
れた場合、補助電流源７から該記憶回路４にイン
ジエクタ電流が注入され、その記憶を保持する。
そして、主電源が復帰された場合、記憶回路４の
記憶に基づきスイツチが設定される。また、主電
源が長時間遮断状態にあつて、補助電流源回路７
の容量が消費され、記憶回路４の保持が困難とな
るとスイツチの設定条件は消失される。この場
合、主電源復帰時は予め設定されたスイツチの接
点間電位を低レベルとしてスイツチ１の初期状態
が設定される。
を補助電流源回路７の端子間電圧の電位によつて
制御している。主電源投入時は補助電流源回路７
の充電回路を形成するコンデンサ１６が放電され
た状態であり、コンデンサ１６の端子間電圧は零
電位である。しかし、コンデンサ１６の端子間電
圧は、所定の表示灯２、レベルシフト回路８、ダ
イオード１４及び抵抗１５を介して充電々流が流
れ込み電位は上昇する。従つて、主電源投入時は
スイツチ１の一つの接続点１７の電位は低レベル
になり、他はスイツチが開放状態であるので高レ
ベルに設定される。このようにして、補助電流源
回路７のコンデンサ１６に充電電流を供給して所
定のスイツチの接点間を短絡することにより擬似
的に信号が発せられて初期状態が設定される。信
号入力段のスイツチ１が任意に設定され、この設
定条件が記憶回路４に記憶され、主電源が遮断さ
れた場合、補助電流源７から該記憶回路４にイン
ジエクタ電流が注入され、その記憶を保持する。
そして、主電源が復帰された場合、記憶回路４の
記憶に基づきスイツチが設定される。また、主電
源が長時間遮断状態にあつて、補助電流源回路７
の容量が消費され、記憶回路４の保持が困難とな
るとスイツチの設定条件は消失される。この場
合、主電源復帰時は予め設定されたスイツチの接
点間電位を低レベルとしてスイツチ１の初期状態
が設定される。
第４図は本考案のスイツチ回路の一実施例であ
る。尚、I2L素子の記号を第２図に示し、その等
価回路を第３図に記した。Ｉはインジエクタ端子
である。第４図に於て、信号入力段は複数の自己
復帰型の接点を有するスイツチ１1〜１oと発光ダ
イオード２1〜２oが直列接続されている。検出回
路３1はトランジスタT1〜T3とI2L素子A1等によ
り形成され、検出回路３ｎも同様な構成となつて
いる。記憶回路４1はI2L素子A2，A3からなるフ
リツプ・フロツプ（以下Ｆ／Ｆと略す。）から形
成され、Ｆ／Ｆ４oも同様な構成となつている。
１８は信号伝送回路であり、I2L素子A4の出力端
子の一つは電子スイツチ５1へ、他の出力端子は
I2L素子A5を介し駆動回路９1のトランジスタT7
のベースに接続されている。I2L素子A9も同様な
接続となつている。電子スイツチ５1〜５oはアナ
ログ・スイツチ等であり、ａ，ｎは信号源であ
る。
る。尚、I2L素子の記号を第２図に示し、その等
価回路を第３図に記した。Ｉはインジエクタ端子
である。第４図に於て、信号入力段は複数の自己
復帰型の接点を有するスイツチ１1〜１oと発光ダ
イオード２1〜２oが直列接続されている。検出回
路３1はトランジスタT1〜T3とI2L素子A1等によ
り形成され、検出回路３ｎも同様な構成となつて
いる。記憶回路４1はI2L素子A2，A3からなるフ
リツプ・フロツプ（以下Ｆ／Ｆと略す。）から形
成され、Ｆ／Ｆ４oも同様な構成となつている。
１８は信号伝送回路であり、I2L素子A4の出力端
子の一つは電子スイツチ５1へ、他の出力端子は
I2L素子A5を介し駆動回路９1のトランジスタT7
のベースに接続されている。I2L素子A9も同様な
接続となつている。電子スイツチ５1〜５oはアナ
ログ・スイツチ等であり、ａ，ｎは信号源であ
る。
スイツチ回路を形成するI2L素子は電流源回路
６からインジエクタ電流を供給している。その構
成は電圧源回路１０及びインジエクタ抵抗１１と
ダイオード１２並びにインジエクタ抵抗１３から
形成されている。インジエクタ抵抗１１の他端は
記憶回路４を形成するI2L素子A2，A3……A7，
A8にインジエクタ端子に接続されると共に補助
電流源回路７に接続される。且つ、ダイオード１
４とレベルシフト回路８を介してスイツチ１1と
発光ダイオード２1との接続点に接続される。補
助電流源回路７は抵抗１５とコンデンサ１６から
形成されている。
６からインジエクタ電流を供給している。その構
成は電圧源回路１０及びインジエクタ抵抗１１と
ダイオード１２並びにインジエクタ抵抗１３から
形成されている。インジエクタ抵抗１１の他端は
記憶回路４を形成するI2L素子A2，A3……A7，
A8にインジエクタ端子に接続されると共に補助
電流源回路７に接続される。且つ、ダイオード１
４とレベルシフト回路８を介してスイツチ１1と
発光ダイオード２1との接続点に接続される。補
助電流源回路７は抵抗１５とコンデンサ１６から
形成されている。
さて、このスイツチ回路の主電源を投入する。
補助電流源回路７のコンデンサ１６は放電された
状態となつているので補助電流源回路７の端子間
電圧の電位は低電位となつている。従つて、スイ
ツチ１1と発光ダイオード２1との接続点１７は略
零電位となるのでスイツチ１1は短絡状態に等し
く、スイツチオン信号が伝送され検出回路３1の
トランジスタT1〜T3がオフとなる。また、I2L素
子A1の入力端子の電位は高電位（Ｈレベル）と
なるので出力端子はＬレベルとなると同時にＦ／
Ｆ４oをリセツトする。また、順次I2L素子A4，
A5が作動し、トランジスタT7がオンとなつて駆
動回路９1が作動し、発光ダイオード２1は点灯状
態を保持する。また、駆動回路９1の動作に基づ
き検出回路３1のI2L素子A1の出力端子はＬレベ
ルからＨレベルに反転する。また、補助電流源回
路７のコンデンサ１６は充電されるのでその端子
間電圧の電位及び接続点１７の電位はＨレベルと
なる。
補助電流源回路７のコンデンサ１６は放電された
状態となつているので補助電流源回路７の端子間
電圧の電位は低電位となつている。従つて、スイ
ツチ１1と発光ダイオード２1との接続点１７は略
零電位となるのでスイツチ１1は短絡状態に等し
く、スイツチオン信号が伝送され検出回路３1の
トランジスタT1〜T3がオフとなる。また、I2L素
子A1の入力端子の電位は高電位（Ｈレベル）と
なるので出力端子はＬレベルとなると同時にＦ／
Ｆ４oをリセツトする。また、順次I2L素子A4，
A5が作動し、トランジスタT7がオンとなつて駆
動回路９1が作動し、発光ダイオード２1は点灯状
態を保持する。また、駆動回路９1の動作に基づ
き検出回路３1のI2L素子A1の出力端子はＬレベ
ルからＨレベルに反転する。また、補助電流源回
路７のコンデンサ１６は充電されるのでその端子
間電圧の電位及び接続点１７の電位はＨレベルと
なる。
スイツチ１oを押すとスイツチ駆動回路が作動
し、発光ダイオード２oが点灯保持される。同時
にI2L回路A6からＦ／Ｆ４1にリセツト信号が伝
送されＦ／Ｆ４1の記憶を解除する。このように
して信号入力段のスイツチ１をセツトすると記憶
回路４によつて記憶される。このような状態のと
きに主電源が遮断されたとすると補助電流源回路
７からインジエクタ電流がＦ／Ｆ４1〜４oのI2L
素子に供給され記憶が保持される。しかし、長時
間主電源が遮断されると、当然コンデンサ１６の
容量が不足して記憶回路４のメモリーは消失され
る。そして、主電源が復帰されると主電源投入時
に補助電流源回路７のコンデンサ１６の充電電荷
が完全に放電している場合は、電源電圧VCCから
表示灯２1及びレベルシフト回路８を介してコン
デンサ１６に充電電流が流れる為にスイツチ１1
の接点間が略短絡状態となつてスイツチ１1の接
点が疑似的にオン状態となり、信号入力段のスイ
ツチは予め定められた条件に基づき初期状態が設
定される。
し、発光ダイオード２oが点灯保持される。同時
にI2L回路A6からＦ／Ｆ４1にリセツト信号が伝
送されＦ／Ｆ４1の記憶を解除する。このように
して信号入力段のスイツチ１をセツトすると記憶
回路４によつて記憶される。このような状態のと
きに主電源が遮断されたとすると補助電流源回路
７からインジエクタ電流がＦ／Ｆ４1〜４oのI2L
素子に供給され記憶が保持される。しかし、長時
間主電源が遮断されると、当然コンデンサ１６の
容量が不足して記憶回路４のメモリーは消失され
る。そして、主電源が復帰されると主電源投入時
に補助電流源回路７のコンデンサ１６の充電電荷
が完全に放電している場合は、電源電圧VCCから
表示灯２1及びレベルシフト回路８を介してコン
デンサ１６に充電電流が流れる為にスイツチ１1
の接点間が略短絡状態となつてスイツチ１1の接
点が疑似的にオン状態となり、信号入力段のスイ
ツチは予め定められた条件に基づき初期状態が設
定される。
尚、レベルシフト回路８は、表示灯２1とスイ
ツチ１1の接続点１７の電位をレベルシフトする
機能を有するものであり、接続点１７の電位を補
助電流電回路７のコンデンサ１６の充電時の端子
間電圧の電位に近づけ、コンデンサ１６の充電電
位が低下した際に、電源電圧VCCを表示灯２1等を
介してコンデンサ１６に印加する機能を果たすも
のであり、種々の公知の回路によつて形成し得
る。
ツチ１1の接続点１７の電位をレベルシフトする
機能を有するものであり、接続点１７の電位を補
助電流電回路７のコンデンサ１６の充電時の端子
間電圧の電位に近づけ、コンデンサ１６の充電電
位が低下した際に、電源電圧VCCを表示灯２1等を
介してコンデンサ１６に印加する機能を果たすも
のであり、種々の公知の回路によつて形成し得
る。
無論、第４図の実施例に限定されることなく所
定の電流増幅度を得たい場合はI2L素子を数段に
接続したり、公知の種々の方法がなされる。
定の電流増幅度を得たい場合はI2L素子を数段に
接続したり、公知の種々の方法がなされる。
上述のように本考案のスイツチ回路は補助電流
源回路７の充電回路部の電位を監視する回路系を
有し、放電状態にコンデンサ１６があるときは、
予め定められた所定のスイツチが疑似的にオン状
態に設定される。或いは、記憶回路が作動してい
るときはその記憶に基づきスイツチが復帰され
る。従つて、主電源投入時或いは復帰時に不安定
な動作状態となることがなく、安定したスイツチ
回路を簡便な回路によつて提供できる利点を有し
ている。
源回路７の充電回路部の電位を監視する回路系を
有し、放電状態にコンデンサ１６があるときは、
予め定められた所定のスイツチが疑似的にオン状
態に設定される。或いは、記憶回路が作動してい
るときはその記憶に基づきスイツチが復帰され
る。従つて、主電源投入時或いは復帰時に不安定
な動作状態となることがなく、安定したスイツチ
回路を簡便な回路によつて提供できる利点を有し
ている。
第１図は本考案に係るスイツチ回路のブロツク
図、第２図はI2L素子の記号を示す図であり、第
３図はその等価回路図、第４図が本考案のスイツ
チ回路の一実施例を示す回路図である。 １，１1〜１o：スイツチ、２，２1〜２o：表示
灯、３，３1〜３o：検出回路、４：記憶回路、４
１〜４o：フリツプ・フロツプ、５，５1〜５o：電
子スイツチ、６：電流源回路、７：補助電流源回
路、８：レベルシフト回路、９，９1〜９o：駆動
回路、１０：電圧源、１１，１３：インジエクタ
抵抗、１２，１４：ダイオード、１５：抵抗、１
６：コンデンサ、１８：信号伝送回路、A1〜
A10：I2L素子、T1〜T9：トランジスタ。
図、第２図はI2L素子の記号を示す図であり、第
３図はその等価回路図、第４図が本考案のスイツ
チ回路の一実施例を示す回路図である。 １，１1〜１o：スイツチ、２，２1〜２o：表示
灯、３，３1〜３o：検出回路、４：記憶回路、４
１〜４o：フリツプ・フロツプ、５，５1〜５o：電
子スイツチ、６：電流源回路、７：補助電流源回
路、８：レベルシフト回路、９，９1〜９o：駆動
回路、１０：電圧源、１１，１３：インジエクタ
抵抗、１２，１４：ダイオード、１５：抵抗、１
６：コンデンサ、１８：信号伝送回路、A1〜
A10：I2L素子、T1〜T9：トランジスタ。
Claims (1)
- 表示灯と一対となつた自己復帰型の接点を有す
るスイツチが複数個配列された信号入力段と、該
信号入力段からの信号をパルスに変換するI2L素
子を含む検出回路と、前記スイツチの接点の数に
対応するI2L素子からなるフリツプ・フロツプで
構成され、該検出回路からのパルス信号を記憶す
る記憶回路と、該記憶回路からの信号に基づいて
複数の信号の内の一つの信号を選択する電子スイ
ツチを作動させると共に、前記表示灯の一つを点
灯する駆動回路と、前記検出回路と記憶回路に含
まれる各I2L素子にインジエクタ電流を注入する
電流源回路と、該電流源回路から充電電流が供給
されると共に、主電源遮断時にフリツプ・フロツ
プで構成された該記憶回路にインジエクタ電流を
注入する抵抗とコンデサを含む補助電流源回路
と、該補助電流源回路と該電流源回路との接続点
にダイオードのカソードが接続され、該ダイオー
ドのアノードと前記スイツチの所定の接点と表示
灯との接続点間に接続されたレベルシフト回路と
を具え、主電源遮断時、該補助電流源回路からイ
ンジエクタ電流を該記憶回路のフリツプ・フロツ
プに供給してラツチ状態を保持し、主電源復帰時
に該記憶回路のラツチ状態に応じて遮断前の状態
に復帰させると共に、該補助電流源回路のコンデ
ンサが放電状態にある場合は、該補助電流源回路
の該コンデンサに該レベルシフト回路を介して充
電電流が供給されることによつて前記所定のスイ
ツチの接点端子間を短絡状態とすることを特徴と
するスイツチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15181182U JPS5955826U (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路 |
| US06/537,825 US4633444A (en) | 1982-10-06 | 1983-09-30 | Switch circuit provided with means for setting up the initial condition thereof |
| DE19833336447 DE3336447A1 (de) | 1982-10-06 | 1983-10-06 | Schalteinheit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15181182U JPS5955826U (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5955826U JPS5955826U (ja) | 1984-04-12 |
| JPH0334805Y2 true JPH0334805Y2 (ja) | 1991-07-24 |
Family
ID=33307414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15181182U Granted JPS5955826U (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955826U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059615A (ja) * | 1983-09-09 | 1985-04-06 | 松下電器産業株式会社 | スイツチ回路 |
-
1982
- 1982-10-06 JP JP15181182U patent/JPS5955826U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5955826U (ja) | 1984-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3944854A (en) | Light-emitting diode connected to a coil | |
| JPH0334805Y2 (ja) | ||
| US4531065A (en) | Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements | |
| US4068149A (en) | Flasher circuit with low power drain | |
| US3801866A (en) | Flashing novelty device | |
| JPH0326682Y2 (ja) | ||
| US3440551A (en) | Line driver circuits adapted to drive highly capacitive loads | |
| US3178609A (en) | Stabilized two-transistor flasher circuit | |
| US3298011A (en) | Digital indicator system with storage | |
| US4453140A (en) | Oscillator using charge-discharge characteristics of a transistor junction | |
| US4633444A (en) | Switch circuit provided with means for setting up the initial condition thereof | |
| US3463937A (en) | Regeneratively switched sawtooth and squarewave generator | |
| JPS6036906Y2 (ja) | 電源電圧変動表示回路 | |
| SU1149397A1 (ru) | Транзисторный переключатель | |
| JPH032869Y2 (ja) | ||
| SU1750071A1 (ru) | Устройство дл коммутации ламп дальнего света фар | |
| KR910005695Y1 (ko) | 바테리 충방전 단속회로 | |
| JPS5831113Y2 (ja) | 自動車用デジタルクロック | |
| SU552727A1 (ru) | Устройство дл электронного перключени селектора каналов телевизионного приемника | |
| SU748558A1 (ru) | Электронное реле времени | |
| JP2710349B2 (ja) | パワーオンリセット回路 | |
| SU1167705A1 (ru) | Генератор пр моугольных импульсов (его варианты) | |
| SU1358077A1 (ru) | Формирователь одиночных импульсов | |
| US5383153A (en) | Semiconductor memory device with flash-clear function | |
| SU1705752A1 (ru) | Устройство контрол питани |