JPH0335552A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH0335552A JPH0335552A JP1170632A JP17063289A JPH0335552A JP H0335552 A JPH0335552 A JP H0335552A JP 1170632 A JP1170632 A JP 1170632A JP 17063289 A JP17063289 A JP 17063289A JP H0335552 A JPH0335552 A JP H0335552A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic channel
- semiconductor device
- polysilicon
- parasitic
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 230000015556 catabolic process Effects 0.000 title 1
- 230000003071 parasitic effect Effects 0.000 claims abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
星粟上旦凱且立艷
この発明は、高耐圧半導体装置に関し、特に寄生チャネ
ルの形成を防止する構造に関する。
ルの形成を防止する構造に関する。
従来空皮直
従来、この種の半導体装置は、第３図に示すようにＭＯ
Ｓ）ランジスタの形成後、表面を絶縁膜１４で覆い゛、
さらにその上にアルミの２層配線１５を全面に形成し、
それをＧＮＤ電位等に接続することによりチップ表面の
電位を固定し、チップ表面に生ずる電荷からの電界を防
いで寄生チャネルの形成を防ぐ構造を取っていた。
Ｓ）ランジスタの形成後、表面を絶縁膜１４で覆い゛、
さらにその上にアルミの２層配線１５を全面に形成し、
それをＧＮＤ電位等に接続することによりチップ表面の
電位を固定し、チップ表面に生ずる電荷からの電界を防
いで寄生チャネルの形成を防ぐ構造を取っていた。
上述した従来の半導体装置は、高圧を印加することによ
り生ずる電荷によって形成される寄生チャネルの発生を
防止するため、アルミのベタ配線を使用している。この
寄生チャネル防止用アルミ配線１５は、ＭＯＳトランジ
スタの形成には不必要なものであり、拡散工程の工数増
加およびコスト増の問題を生じている。
り生ずる電荷によって形成される寄生チャネルの発生を
防止するため、アルミのベタ配線を使用している。この
寄生チャネル防止用アルミ配線１５は、ＭＯＳトランジ
スタの形成には不必要なものであり、拡散工程の工数増
加およびコスト増の問題を生じている。
の ゛
本発明の半導体装置は、ポリシリコンおよび１層アルミ
等、素子上の導電物の幅を太くして、寄生チャネルの形
成部を覆うことにより、寄生チャネルの形成を防止する
ことを特徴とするものである。
等、素子上の導電物の幅を太くして、寄生チャネルの形
成部を覆うことにより、寄生チャネルの形成を防止する
ことを特徴とするものである。
在月−
上記の構成によると、ＧＮＤ電位またはＶＤＤ電位のア
ルミ電極等で寄生チャネルの形成される部分を覆うこと
により、高圧による電界を防ぎ寄生チャネルの形成によ
るリーク電流の発生を防ぐことができる。また、アルミ
配線が通っているため、すべてを覆うことができない場
合は、その部以下、本発明について図面を参照して説明
する。
ルミ電極等で寄生チャネルの形成される部分を覆うこと
により、高圧による電界を防ぎ寄生チャネルの形成によ
るリーク電流の発生を防ぐことができる。また、アルミ
配線が通っているため、すべてを覆うことができない場
合は、その部以下、本発明について図面を参照して説明
する。
第１図は本発明の一実施例の縦断面図である。図におい
て、１はＮ型基板、２はＰウェル、３．４゜５および８
，７．８はそれぞれＮＭＯ８，ＰＭＯ８のソース、ドレ
イン、ゲートである。また９と１０はそれぞれＰウェル
２．Ｎ型基板１の電位を取る拡散層である。１２．１３
はそれぞれ本発明によりチャネル形成部を覆うアルミ配
線およびポリシリコン配線である。
て、１はＮ型基板、２はＰウェル、３．４゜５および８
，７．８はそれぞれＮＭＯ８，ＰＭＯ８のソース、ドレ
イン、ゲートである。また９と１０はそれぞれＰウェル
２．Ｎ型基板１の電位を取る拡散層である。１２．１３
はそれぞれ本発明によりチャネル形成部を覆うアルミ配
線およびポリシリコン配線である。
本実施例は十印加の高耐圧半導体装置の例であり、十の
高圧を印加することによりチップ表面が十に帯電し、Ｐ
ウェル２内部のフィールド酸化膜１１の下がＮ型に反転
し寄生チャネルが形成されるが、その部分をＧＮＤ電位
またはＶＤＤ電位のアルミおよびポリシリコン配線１２
．１３で覆つことにより、チップ表面の電荷からの電界
を防ぎ寄生チャネルの形成を防ぐことができる。
高圧を印加することによりチップ表面が十に帯電し、Ｐ
ウェル２内部のフィールド酸化膜１１の下がＮ型に反転
し寄生チャネルが形成されるが、その部分をＧＮＤ電位
またはＶＤＤ電位のアルミおよびポリシリコン配線１２
．１３で覆つことにより、チップ表面の電荷からの電界
を防ぎ寄生チャネルの形成を防ぐことができる。
見嵐斑２
第２図は本発明の第２実施例の縦断面図である。
この実施例は前記第１の実施例の高圧十印加を一印加に
代えた場合の実施例である。
代えた場合の実施例である。
本実施例の場合、寄生チャネルの形成部分はＮ型基板１
のフィールド酸化膜１１の下であり、アルミ、ポリシリ
コン配線１２．１３の働きは実施例１の場合と同様であ
る。
のフィールド酸化膜１１の下であり、アルミ、ポリシリ
コン配線１２．１３の働きは実施例１の場合と同様であ
る。
免牡旦羞果
以上説明したように、本発明はポリシリコンおよび１Ｍ
アルミ等の導電体で寄生チャネルの形成を防止すること
により、拡散工程の２層アルミニ程を増やすことなく信
頼性を向上させることができる。
アルミ等の導電体で寄生チャネルの形成を防止すること
により、拡散工程の２層アルミニ程を増やすことなく信
頼性を向上させることができる。
第１図は本発明の一実施例の半導体装置の縦断面図、第
２図は別の実施例の半導体装置の縦断面図である。 第３図は従来の半導体装置の断面図である。 １・・・・・・Ｎ型基板、 ２・・・・・・Ｐウェル、 ３・・・・・・ＮＭＯＳソース、 ４・・・・・・ＮＭＯＳドレイン、 ５・・・・・・ＮＭＯＳゲート電極、 ６・・・・・・ＰＭＯＳソース、 ７・・・・・・ＰＭＯＳドレイン、 ８・・・・・・ＰＭＯＳゲート電極、 ９・・・・・・Ｐウェルコンタクト、 １０・・・・・・サブコンタクト、 １１・・・・・・フィールド酸化膜、 １２・・・・・・アルミ配線、 １３・・・・・・ポリシリコン配線。 第 ］ 図 第 図
２図は別の実施例の半導体装置の縦断面図である。 第３図は従来の半導体装置の断面図である。 １・・・・・・Ｎ型基板、 ２・・・・・・Ｐウェル、 ３・・・・・・ＮＭＯＳソース、 ４・・・・・・ＮＭＯＳドレイン、 ５・・・・・・ＮＭＯＳゲート電極、 ６・・・・・・ＰＭＯＳソース、 ７・・・・・・ＰＭＯＳドレイン、 ８・・・・・・ＰＭＯＳゲート電極、 ９・・・・・・Ｐウェルコンタクト、 １０・・・・・・サブコンタクト、 １１・・・・・・フィールド酸化膜、 １２・・・・・・アルミ配線、 １３・・・・・・ポリシリコン配線。 第 ］ 図 第 図
Claims (1)
- 高耐圧ＭＯＳＩＣにおいて、通常のポリシリコンやアル
ミ配線等の導電物の幅を太くしてチャネル形成部を覆い
、寄生チャネルの形成を防止することを特徴とする高耐
圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170632A JPH0335552A (ja) | 1989-06-30 | 1989-06-30 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170632A JPH0335552A (ja) | 1989-06-30 | 1989-06-30 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335552A true JPH0335552A (ja) | 1991-02-15 |
Family
ID=15908475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170632A Pending JPH0335552A (ja) | 1989-06-30 | 1989-06-30 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335552A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0882395A (ja) * | 1994-09-09 | 1996-03-26 | Kazuo Yano | 開閉弁付きプラグイン接続型管継手装置 |
| JP2002270807A (ja) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Ｃｍｏｓイメージセンサ |
| JP2010249655A (ja) * | 2009-04-15 | 2010-11-04 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| US11312043B2 (en) | 2010-12-13 | 2022-04-26 | Cytec Technology Corp. | Processing additives and uses of same in rotational molding |
-
1989
- 1989-06-30 JP JP1170632A patent/JPH0335552A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0882395A (ja) * | 1994-09-09 | 1996-03-26 | Kazuo Yano | 開閉弁付きプラグイン接続型管継手装置 |
| JP2002270807A (ja) * | 2001-03-08 | 2002-09-20 | Victor Co Of Japan Ltd | Ｃｍｏｓイメージセンサ |
| JP2010249655A (ja) * | 2009-04-15 | 2010-11-04 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| US11312043B2 (en) | 2010-12-13 | 2022-04-26 | Cytec Technology Corp. | Processing additives and uses of same in rotational molding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046476A (en) | SOI input protection circuit | |
| JP2018190757A (ja) | 半導体装置およびその製造方法 | |
| KR970003831A (ko) | 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법 | |
| EP0814508A1 (en) | Semiconductor device having element with high breakdown voltage | |
| JP3350014B2 (ja) | 半導体装置 | |
| JPH0335552A (ja) | 高耐圧半導体装置 | |
| JP3447372B2 (ja) | 半導体装置 | |
| JPH065713B2 (ja) | 半導体集積回路装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| JP2737629B2 (ja) | Ｃｍｏｓ構成の出力回路を有する半導体装置 | |
| GB2045526A (en) | Integrated circuit capacitors | |
| KR950004522A (ko) | 차폐용 플레이트를 갖는 반도체소자 제조방법 | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JPH0468576A (ja) | 半導体装置 | |
| US11587869B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH0864809A (ja) | Ｍｏｓトランジスタ | |
| JP2917923B2 (ja) | 縦型電界効果トランジスタ | |
| JP3361382B2 (ja) | トランジスタ | |
| JP2000299388A (ja) | 半導体集積回路装置 | |
| JP2612495B2 (ja) | 高耐圧半導体集積回路装置 | |
| JPS60124863A (ja) | Ｍｏｓ集積回路装置 | |
| JPH0521791A (ja) | 高圧電界効果トランジスタ及び集積回路 |