JPH0335561A

JPH0335561A - トライアック

Info

Publication number: JPH0335561A
Application number: JP1171517A
Authority: JP
Inventors: Hajime Kamiuchi; 上内　元; Masatake Okada; 正剛岡田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-07-03
Filing date: 1989-07-03
Publication date: 1991-02-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はプレーナ型トライアックの改良に関するもので
、高感度化を図るものである。

（従来の技術）第８図は、従来のプレーナ型トライアックの平面図であ
り、ｖ１５４図はその略断面図である。これらの図に示
されるようにＮ型半導体基板７の下面及び側面にＰ型拡
散層１０を形成し、下面のＰ型拡散層１０の一部にＮ小
型拡散Ｍ１４を形威し全面を電極１１で被覆し、端子ｒ
ｇが設けられている。Ｎ型半導体基板７の他方の面の一
部にはＰ型拡散層ｌを形威し、さらにその一部に適宜の
形状のゲート用Ｎ＋型拡散層８とカソード用Ｎ十型拡散
層２とが形成されている。Ｐ型拡散Ｎ１の一部とＮ小型
拡散層２にわたって電極１２を設け、端子Ｔｌが設けら
れている。また、Ｐ型拡散％１の一部とＮ中型拡散層８
にわたって電極１３が設けられ、ゲート用の端子Ｇが設
けられている。これらの電極１２及び１Ｂは、図面の簡
略化のため第８図には表示されていない。このトライア
ックはパーティカル型であって、ゲート用の端子Ｇから
の入力により、電流は端子Ｔ１と端子Ｔ２との間で第４
図点線矢印Ａ又はＢの方向に流れる。第４図において、
Ｎ小型拡散層２及び８の形状は簡略化しである。

第４図の点線矢印Ａの径路にあるＰ型拡散層１、Ｎ型半
導体基板７、Ｐ型拡散層１０及びＮ＋型型数散層１４ら
なるＰＮＰＮ構成により第一のサイリスタが形成され、
点線矢印Ｂの径路にあるＮ＋型型数散層２Ｐ型拡散層１
、Ｎ型半導体基板７及びＰ型拡散層１０からなるＮＰＮ
Ｐ構成により第二のサイリスタが形成されている。トリ
ガ方法は端子ｒｌ、Ｔ２及びＧの順性の正負の組合せに
より次の４種のモードがある。

ＴＩ　　　Ｔ２　　　Ｇモード１　　　　　　　　＋＋モードｎ　　　十　　　−十モード■　　　　＋モードｆｆ　　　　　　　　　＋トライアックはＡＣ電源の制御に使用され、導通させる
ためには、主として端子Ｔ２と同位相の電圧を端子Ｇに
印加する。

近年、トライアックの駆動回路の簡素化、省エネルギ化
のため、小電流でトライアックが駆動できるように、高
感度化が進んでいる。特に、小電流用トライアックは制
御する電流が小さく、民生用にリレーの代替品としての
需要が多く、駆動するＷ流の低減と、駆動に必要な電流
、電圧のモードによる差が小さいことが重要である。そ
のためにはトライアックの高感度化が必要であり、高感
度化のためには端子Ｇと端子Ｔ１１すなわちＷ、極１８
と電極１２との間の抵抗を高くすることが必要となる。

第８図及びｗＪ４図に示される従来例において、電極１
Ｂと電極１２との間の抵抗は、電極１８直下のＰ型拡散
層の一部であるＰ型拡散層４と、電極１２の直下のＰ型
拡散層ｌとの間のＰ型拡散層による抵抗である。この抵
抗は第８図についていうと、下記の複数の径路からなる
抵抗、すなわち、電！　１　ｇ　！下ノＮ”　！拡散／
＃　８　及ヒ［［１２ｉ下のＮ中型拡散層２によるピン
チ抵抗”　ｌ　ｂ％［極１３直下のＮ十型拡散層８と電
極１２の直下のＮ中型拡散層２との間のＰ型拡散層５に
よるＰ型拡散抵抗Ｃ１電極１８直下のＮ＋型型数散層８Ｐ型拡散層１との間の
Ｐ型拡散＃６によるＰ型拡散抵抗ｄ１等の合成抵抗となる。

（発明が解決しようとする課題）第８図のような従来のパターン形状では、ゲート用の電
極１３と電極１２との間の抵抗は、前述のような複数の
径路からなる合成抵抗であり、各径路の形状が異なるた
めに、？’１Ｈｔ１８とＮ、極１２間の抵抗は、素子の
位置により異なる。

各モードにおいてトリガーにより、サイリスタを駆動す
るのに必要な電流、！圧の差が小さいことは、駆動回路
の簡素化、省エネルギ化のために重要となるが、ｔｉｌ
ｔ、極ｌＢと？ｌ［１２間）抵抗値力、素子の上のパタ
ーンの位置により異なると、電極１８と電極１２との間
に流れる電流の方向により、を極１８と１を極１２間の
電圧は素子のパターンの位置により異なり、素子が導通
するときに、注入が開始される位置が変り、トリガモー
ドによって駆動に必要な電流、［圧に差が生じる。本発
明の目的は、この差を少くすることにある。

（課題を解決するための手段）本発明においては、ゲート用の電極直下のＮ＋型型数散
層、これに対抗する一方の主電極直下のＮ中型拡散層の
ピンチ抵抗を構成する部分とを、略々同じ形状とし、か
つ、これらのＮ中型拡散層の間のＰ型拡散層の形状を、
ゲート用の電極直下のＰ型拡散層を中心に素子表面のど
の位置においても略々同じ形状となるようにした。

（作用）ゲート電極直下のＮ中型拡散層とこれに対向する一方の
主電極直下のピンチ抵抗を構成するＮ＋型型数散層略々
同じ形状であり、かつ、これらのＮ小型拡散層間のＰ型
拡散層とゲート電極直下のＰ型拡散層を中心に略々同じ
形状であるから、ゲート電極とこれに対向する主電極と
の間でそれぞれの電極直下のＮ中型拡散層により構成さ
れるピンチ抵抗の値は等しくなり、又その間のＰ型拡散
層によるゲート電極とこれに対向する主電極との間の抵
抗は素子表面のどの位置にかいても等しくなる。従って
、トリガーモードによって、ゲート電極と主電極間に流
れる電流の方向が異なっても、素子が導通するとき注入
が開始される位置は変らず、トリガーモードの変化によ
る駆動に必要な電流１１圧の差はなくなる。又ゲート電
極と主電極間の径路は一つになるため、感度調整等の目
的や製造のばらつきによりＰ型やＮ＋型の拡散層の拡散
深さが変化しても、トリガーモードによる差は生じない
。

（実施例）第１図は本発明の一実施例の表面のパターンの一例を示
す平面図であり、第２図はその動作説明のための略断面
図である。第３図の従来例と同様に、第１図においても
、！２図に示されるゲート用の電極１８及び一方の主電
極】２は、図面簡略化のため省略されている。第８図及
び第４図と同様の部分には同一の符号を付しである。

本発明が従来例と異なる所は、Ｎ型半導体基板７の一方
の表面に形成された、第２図の点線矢印Ｂで示される一
方のサイリスタの径路のカソードを形成するＮ中型拡散
層２と、ゲート用の［極１８直下のＮ＋型拡散層Ｂと、
この両者の間のＰ型拡散層５の形状である。

第１図に示されるようにＮ型シリコン基板７の表面に形
成されたＰ散拡散層ｌの略中央部４の周囲にある巾Ｗ１
を有する環状のＮ＋型型数散層３形成する。その外周に
ある間隔を隔てて、例えば図のような形状のＮ　型拡散
層２を形成する。Ｎ＋型型数散層２ゲート電極１８と一
方の主電極１２との間のピンチ抵抗となる狭い幅Ｗ２の
部分２−２と第２図の点線矢印Ｂの径路のカソードを形
成する幅の広い部分２−１．２−１・・・によって構成
されている。幅の広い部分２−１とこれに隣接する幅の
広い部分２−１との間の部分１−１．１−１・・・は、
Ｐ散拡散層ｌの表面の一部である。ゲート用の電極１８
はＰ型拡散層１の略中央部４とその周囲の環状のＮ＋型
型数散層８０表面覆うように設けられている。また、一
方の主電極１２は、ゲート用の電極１８を包囲するよう
に外側のＮ＋型型数散層２、これの周辺のＰ散拡散層１
０表面を覆うように筐た、裏面には主電極１２及びゲー
ト電極１８に対応する位置にＮ＋型型数散層１４１４．
１４が設けられている。

このような構造であるから、このトライブックは、Ｐ型
拡散層１０．Ｎ型半導体基板？、Ｐ型拡散層１．Ｎ＋型
型数散層２一部の幅の広い部分２−１よりなるＰＮＰＮ
の径路と、Ｐ型拡散層１゜Ｎ型半導体基板７．Ｐ型拡散
層１０．Ｎ十型拡散層１４よりなるＰＮＰＮの径路とか
らなる一組のサイリスタが構成される。内側の環状のＮ
生型拡散層８の幅Ｗｌと、その外周のＮ生型拡散Ｍ２の
狭い幅の部分２−２の幅Ｗ２とを略々同じ幅とし、長さ
を略々同一にし、拡散深さを略々同一とする。

このようにすることによりＮ生型拡散層８によるピンチ
抵抗Ｒ１と外側のＮ中型拡散層２の幅の狭い部分２−２
のピンチ抵抗Ｒ２を略同−にすることができる。

筐た、Ｐ散拡散層１０表面のＮ中型拡散層２の幅の広い
部分２−２．２−２・・・の面積と、残りＰ型拡散層１
の表面の面積とを略々同一にする。

以上のようなパターンとすることにより、ゲート電極１
８と主電極１２との間のＮ＋型型数散層８Ｐ型拡散層５
の形状は、素子表面のどの部分においても対称形となり
、ピンチ抵抗Ｒ１，Ｒ２及びＰ型拡散抵抗の値が略等し
くなり、素子が導通するときに注入が開始されるＮ＋型
型数散層８び２−２との距離が等しくなる。

（発明の効果）本発明は以上のような構造であるから、トリガーモード
によりゲート電極とこれに対向する主電極との間に流れ
る電流の向きが異なっても、その間の抵抗の形状や、素
子が導通するために注入が開始する接合塩の距離が等し
いため、素子を駆動させるための電圧、電流に差はなく
、駆動回路の簡素化、省エネルギ化が図られる。また、
拡散深さが変化しても、モードによる差が生じないため
、感度調整が容易に行える。

【図面の簡単な説明】

第１図は本発明の一実施例の平面図、第２図はその略断
面図、第８図は従来の一例の平面図、第４図はその略断
面図である。１，４，５，６，１０・・・Ｐ型拡散層、２．２−１．
２−２．８．１４・・・Ｎ生型拡散層、７・・・Ｎ型半
導体基板、１１．１２・・・主電極、１Ｂ・・・ゲート
電極、　Ｔｌ、７２・・・主電極端子、Ｇ・・・ゲート
電極端子纂図

Claims

【特許請求の範囲】

１、第一の導電型の半導体基板の一方の面に形成された
第二の導電型の層と、その中央部の第二の導電型の層を
包囲する帯状の第一の導電型の層と、これらの表面に設
けたゲート電極と、前記の帯状の第一の導電型の層から
一定の距離を隔てて設けられたこれと同じ幅の分割され
た第一の導電型の層と、この分割された第一の導電型の
層を連結する幅の広い第一の導電型の層と、これを包囲
する第二の導電型の層と、これらの表面に設けた主電極
とを有することを特徴とするトライアック。