JPH0336593A - Screen display device - Google Patents
Screen display deviceInfo
- Publication number
- JPH0336593A JPH0336593A JP1172158A JP17215889A JPH0336593A JP H0336593 A JPH0336593 A JP H0336593A JP 1172158 A JP1172158 A JP 1172158A JP 17215889 A JP17215889 A JP 17215889A JP H0336593 A JPH0336593 A JP H0336593A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- character
- display device
- screen display
- rom area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔4!業上の利用分野〕
この発明は画面表示装置に関し、特にユーザーのプログ
ラム開発容易な書き換え可能な文字ROM内蔵した画面
表示装置に関する。[Detailed description of the invention] [4! TECHNICAL FIELD The present invention relates to a screen display device, and more particularly to a screen display device incorporating a rewritable character ROM that facilitates user program development.
第3図は、従来の画面表示装置の一実施例の構成を示す
ブロック図である。FIG. 3 is a block diagram showing the configuration of an embodiment of a conventional screen display device.
1は後述する文字ROMの1文字分のアドレスの一部を
記憶させるRAM(以下CRTRAMという)、2はn
カウンタ、3は文字ROMアドレス生成回路、4はmカ
ウンタ、5は文字ROM、6はシフトレジスタである。1 is a RAM (hereinafter referred to as CRTRAM) that stores part of the address for one character of a character ROM (described later); 2 is n
3 is a character ROM address generation circuit, 4 is an m counter, 5 is a character ROM, and 6 is a shift register.
次に動作について説明する。nカウンタ2から発生する
アドレスにより、CRTRAMIの表示順序に対応する
各番地で文字の種類を選択し、そのCRTRAM 1
のデータと、mカウンタ4のデータより、文字ROM3
のアドレス生成回路にかいて文字ROM5をデコードす
るアドレスを発生させる。この文字ROM3からのlビ
ットのデータはシフトレジスタ6に入力され出力端子か
ら出力される。Next, the operation will be explained. Using the address generated from n counter 2, select the type of character at each address corresponding to the display order of CRTRAM1, and select the type of character at each address corresponding to the display order of CRTRAM1.
From the data of , and the data of m counter 4, character ROM3
An address for decoding the character ROM 5 is generated by the address generation circuit. This 1-bit data from the character ROM 3 is input to the shift register 6 and output from the output terminal.
画面表示装置の文字ROM3はマスクROMにより構成
されているためユーザーがあらたにプログラムを作成す
るには多くの時間とコストがかかり、プログラム開発が
容易でないという問題点があった。Since the character ROM 3 of the screen display device is constituted by a mask ROM, it takes a lot of time and cost for the user to create a new program, and there is a problem that program development is not easy.
この発明は上記のような問題点を解消するためになされ
たもので、文字ROM3を書き換え可能なROMとマス
クROMにより構成することによりユーザーのプログラ
ム開発を容易にし、さらに書き換え可能なROMを内蔵
した際のテストの容易化を目的とする。This invention was made in order to solve the above-mentioned problems, and by configuring the character ROM 3 with a rewritable ROM and a mask ROM, the user can easily develop programs, and furthermore, the ROM 3 has a built-in rewritable ROM. The purpose is to make testing easier.
上記課題を解決するために、この発明においては、文字
RQMを書き換え可能なROMと1文字分のアドレスの
一部のアドレスが隣り合うビットのうち少なくとも1つ
のビットの極性が異なるように設定されたマスクROM
から成り、上記の領域のいずれかを選択するための、選
択信号生成手段と、該手段の選択信号を受けて、上記書
き換え可能なROM領域またはマスクROM領域のいず
れかを選択する選択回路を備えて構成するようにしたも
のである。In order to solve the above problems, in the present invention, a ROM in which the character RQM can be rewritten and a part of the address for one character are set so that the polarity of at least one bit among adjacent bits is different. Mask ROM
comprising a selection signal generating means for selecting one of the above areas, and a selection circuit for receiving the selection signal of the means and selecting either the rewritable ROM area or the mask ROM area. It is designed to be configured as follows.
この発明によれば、文字ROMを書き換え可能なROM
とマスクROMにより構成することによりユーザーのプ
ログラム開発を容易にすることが出来る。また、マスク
R□ Mの1文字分のアドレスの一部のアドレスが隣り
あうビットのうち少なくとも1つのビットの極性が異な
るように設定している、例えば文字ROMを選択するC
R’f’RAMが8ビツトで、CRTRAMデータ出力
線名をb7〜bOとし、そのレイアウトが第2図の様な
場合、文字ROMの固定ROM領域は、’ A AHo
もしく’ 55H’を含むものとする。よってCRTR
AMR−タのすくなくとも1つはチップレイアウト上C
RTRAMデータ出力線の隣り合うラインが異なる極性
からなるデータセットを含むものとなる。According to this invention, a ROM in which a character ROM can be rewritten
By configuring it with a mask ROM and a mask ROM, it is possible to facilitate the user's program development. In addition, some addresses of one character of the mask R□M are set such that at least one of the adjacent bits has a different polarity, for example, a C that selects a character ROM.
If the R'f' RAM is 8 bits, the CRTRAM data output line names are b7 to bO, and the layout is as shown in Figure 2, the fixed ROM area of the character ROM is ' A AHo
Or, '55H' shall be included. Therefore, CRTR
At least one of the AMR-ta is C due to the chip layout.
Adjacent lines of the RTRAM data output lines will contain data sets of different polarities.
従って、テストの際、マスクROMに格納されている文
字を選択し、確認することによケ、マスクROMの内容
をテストすると同時に、CRTRAMR−タ出力線の隣
り合りラインが短絡していないかをテストすることが出
来る。Therefore, during testing, by selecting and checking the characters stored in the mask ROM, you can test the contents of the mask ROM and at the same time check whether adjacent lines of the CRTRAM data output line are short-circuited. can be tested.
第1図は、この発明の一実施例を示すブロック図であり
、1〜6は従来装置にしけるものと同等のものである。FIG. 1 is a block diagram showing one embodiment of the present invention, and numerals 1 to 6 are equivalent to those in the conventional device.
図において5は文字ROMであり、書き換え可能なRO
M領域5aとマスクROM領域5bにより構成される。In the figure, 5 is a character ROM, which is a rewritable ROM.
It is composed of an M area 5a and a mask ROM area 5b.
7はROM領域選択回路、8はROM領域選択信号生成
手段である。7 is a ROM area selection circuit, and 8 is a ROM area selection signal generating means.
次に動作について説明する。nカウンタ2から発生する
アドレスにより、CRTRAM 1の表示順序に対応す
る各番地で文字の種類を選択し、そのCRTRAM 1
のデータと、mカウンタ4のデータより、文字ROMア
ドレス生成回路3に歩いて文字ROM5をデコードする
アドレスを発生させる。Next, the operation will be explained. The type of character is selected at each address corresponding to the display order of CRTRAM 1 according to the address generated from n counter 2, and the character type is selected at each address corresponding to the display order of CRTRAM 1.
, and the data of the m counter 4, the character ROM address generation circuit 3 generates an address for decoding the character ROM 5.
このアドレスによl)ROM領域選択信号生成手段8の
信号を受けたROM領域領域選択回路上り選択された領
域の文字ROM5の内容を読み出し、文字ROM5から
のeビットのデータはシフトレジスタ6に入力され出力
端子より出力される。Based on this address l) ROM area area selection circuit which receives the signal from the ROM area selection signal generation means 8 reads out the contents of the character ROM 5 in the selected area, and inputs the e-bit data from the character ROM 5 to the shift register 6. and output from the output terminal.
また、テストの際はマスクROM5bll:格納されて
いる文字を選択し、確認することにより、マスクROM
5bのアドレス選択をするCR’rRAMデータのす(
なくとも1つはチップレイアウト上CRTRAMデータ
出力線の隣り合うラインが異なる極性からなるデータセ
ットを含んでいるので、マスクROM5bの内容をテス
トすると同時に、CRTRAMR−タ出力線の隣り合う
ラインが短絡していないかをテストする。Also, when testing, mask ROM5bll: By selecting and confirming the stored characters, the mask ROM
5b address selection CR'rRAM data (
At least one of the data sets includes a data set in which adjacent lines of the CRTRAM data output lines have different polarities due to the chip layout. Test to see if it is.
上記のようにこの発明によれば、文字ROMを書き換え
可能なROMとマスクROMにより構成し、ROM領域
選択+111路によりいずれかのROMを選択できるよ
うにし、マスクROMのアドレス選択をするCRTRA
MR−タのす(なくとも1つはチップレイアウト上CR
TRAMデータ出力線の隣り合うラインが異なる極性か
らなるデータセットを含むものとしたので、ユーザーの
プログラム開発容易な書き換え可能な文字ROMを持つ
画面表示装置を提供し、ブランク出荷の際にテストを実
施する手段を与える。また、ユーザーROMによらない
テストを実施することが出来、品質の良い書き換え可能
な文字ROMを持つ画面表示装置をコスト安に、さらに
迅速に提供することが出来るという効果がある。As described above, according to the present invention, the character ROM is composed of a rewritable ROM and a mask ROM, and one of the ROMs can be selected by the ROM area selection +111 path, and the address of the mask ROM is selected by the CRTRA.
MR-data (at least one is CR due to chip layout)
Adjacent lines of the TRAM data output line contain data sets with different polarities, so we provide a screen display device with a rewritable character ROM that facilitates user program development, and we test it when shipping blanks. give you the means to do so. Further, it is possible to perform tests that do not depend on the user ROM, and it is possible to provide a screen display device having a high quality rewritable character ROM at a low cost and more quickly.
第1図は、この発明の一実施例による画面表示装置の全
体を示すブロック図、第2図は、CRTRAMデータ線
の一例を示すレイアウト図、1143図は、従来の画面
表示装置の全体構造を示すブロック図である。
図において、1はCRTRAM 、2はnカウンタ、3
は文字ROMアドレス生成回路、4はmカウンタ、5は
文字ROM、5mは書き換え可能なROM領域、5bは
マスクROM領域、6はシフトレジスタ、7はROM領
域選択回路、8はROM領域選択信号生成手段である。
尚、各図中、同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing the entire screen display device according to an embodiment of the present invention, FIG. 2 is a layout diagram showing an example of CRTRAM data lines, and FIG. 1143 is a block diagram showing the overall structure of a conventional screen display device. FIG. In the figure, 1 is CRTRAM, 2 is n counter, 3
is a character ROM address generation circuit, 4 is an m counter, 5 is a character ROM, 5m is a rewritable ROM area, 5b is a mask ROM area, 6 is a shift register, 7 is a ROM area selection circuit, 8 is a ROM area selection signal generation It is a means. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (1)
れた記憶装置の内容を読み出し、所要の表示すべき内容
を出力する画面表示装置において、上記記憶装置が、書
き換え可能なROM領域と、1文字分のアドレスの一部
のアドレスが隣りあうビットのうち少なくとも1つのビ
ットの極性が異なるように設定されたマスクROM領域
とから成り、上記二つの領域のいずれかを選択するため
の選択信号生成手段と、該手段の選択信号を受けて上記
書き換え可能なROM領域またはマスクROM領域のい
ずれかを選択する選択回路を備えていることを特徴とす
る画面表示装置。A screen display device that reads the contents of a storage device storing contents to be displayed in response to a command to be displayed on a screen and outputs the required contents to be displayed, the storage device comprising: a rewritable ROM area; It consists of a mask ROM area in which the polarity of at least one bit among adjacent bits is set to be different from the polarity of some of the addresses of characters, and a selection signal is generated to select either of the above two areas. A screen display device comprising: means; and a selection circuit for receiving a selection signal from the means and selecting either the rewritable ROM area or the mask ROM area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172158A JPH0336593A (en) | 1989-07-03 | 1989-07-03 | Screen display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172158A JPH0336593A (en) | 1989-07-03 | 1989-07-03 | Screen display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336593A true JPH0336593A (en) | 1991-02-18 |
Family
ID=15936648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172158A Pending JPH0336593A (en) | 1989-07-03 | 1989-07-03 | Screen display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336593A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05274895A (en) * | 1992-03-26 | 1993-10-22 | Nec Ic Microcomput Syst Ltd | Semiconductor memory |
| KR100775744B1 (en) * | 2007-02-07 | 2007-11-09 | 김성수 | Folding safety fence with easy coupling structure of detachable safety indicator |
-
1989
- 1989-07-03 JP JP1172158A patent/JPH0336593A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05274895A (en) * | 1992-03-26 | 1993-10-22 | Nec Ic Microcomput Syst Ltd | Semiconductor memory |
| KR100775744B1 (en) * | 2007-02-07 | 2007-11-09 | 김성수 | Folding safety fence with easy coupling structure of detachable safety indicator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0336593A (en) | Screen display device | |
| JPH03196188A (en) | Display system for information processor | |
| JPS63166100A (en) | Address conversion system | |
| JPS60147851A (en) | Microprogram controller | |
| JPS5834471Y2 (en) | Cathode ray tube color display device | |
| US20050030428A1 (en) | On-screen display device | |
| CN119094737A (en) | Test image switching method, image signal generator and storage medium | |
| KR0151094B1 (en) | Integrated circuit to control character blanking in the liquid crystal display device | |
| JPS58191094A (en) | Price setting apparatus for vending machine | |
| JPH0766042B2 (en) | Digital pattern generator | |
| JP2978645B2 (en) | Semiconductor integrated circuit | |
| JPH06266325A (en) | Test circuit | |
| JPS6154231B2 (en) | ||
| JPS6136841A (en) | Input and output device | |
| JPS59160243A (en) | Debugging device | |
| JPH06231050A (en) | Memory device | |
| JPH0240727A (en) | Error detecting and correcting device | |
| JPH05131727A (en) | Printer display controller | |
| JPS63163181A (en) | Trigger generation circuit | |
| JPS602698B2 (en) | Test data automatic generator | |
| JPS6063172A (en) | Print controller | |
| JPH01112341A (en) | Parity checking circuit | |
| JPS62259145A (en) | Generating device for algorithmic pattern | |
| JPH01308650A (en) | Generator of character pattern | |
| JPH01202794A (en) | Data display device |