JPH0336808A - ディジタル利得自動調整装置 - Google Patents
ディジタル利得自動調整装置Info
- Publication number
- JPH0336808A JPH0336808A JP17128289A JP17128289A JPH0336808A JP H0336808 A JPH0336808 A JP H0336808A JP 17128289 A JP17128289 A JP 17128289A JP 17128289 A JP17128289 A JP 17128289A JP H0336808 A JPH0336808 A JP H0336808A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- gain adjustment
- converter
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アナログ信号をディジタル信号に変換する系におけるデ
ィジタル信号の利得自動調整装置に関し、出力されるデ
ィジタル信号のダイナミックレンジが入力されるアナロ
グ信号のダイナミックレンジに等しくなるように調整す
ることを目的とし、アナログ信号を自動利得調整回路を
用いてレベル調整し、レベル調整されたアナログ信号を
アナログ−ディジタル変換器によってディジタル信号に
変換する回路におけるディジタル利得自動調整装置であ
って、アナログ−ディジタル変換器の出力値を監視し、
出力信号の最大値がディジタル信号のダイナミックレン
ジに満たない時、及び出力信号の最大値がディジタル信
号のダイナミックレンジを超える時に補正信号を出力す
るディジタル演算手段と、このディジタル演算手段から
の補正信号により、前記アナログ−ディジタル変換器の
入力レンジにアナログ信号のビーク−ピーク値とが一致
するように、前記自動利得調整回路または前記アナログ
−ディジタル変換器を調整するディジタル利得調整手段
とを設けて構成する。
ィジタル信号の利得自動調整装置に関し、出力されるデ
ィジタル信号のダイナミックレンジが入力されるアナロ
グ信号のダイナミックレンジに等しくなるように調整す
ることを目的とし、アナログ信号を自動利得調整回路を
用いてレベル調整し、レベル調整されたアナログ信号を
アナログ−ディジタル変換器によってディジタル信号に
変換する回路におけるディジタル利得自動調整装置であ
って、アナログ−ディジタル変換器の出力値を監視し、
出力信号の最大値がディジタル信号のダイナミックレン
ジに満たない時、及び出力信号の最大値がディジタル信
号のダイナミックレンジを超える時に補正信号を出力す
るディジタル演算手段と、このディジタル演算手段から
の補正信号により、前記アナログ−ディジタル変換器の
入力レンジにアナログ信号のビーク−ピーク値とが一致
するように、前記自動利得調整回路または前記アナログ
−ディジタル変換器を調整するディジタル利得調整手段
とを設けて構成する。
［産業上の利用分野］
本発明はディジタル利得自動調整装置に関し、特に、ア
ナログ信号をディジタル信号に変換する系におけるディ
ジタル信号の利得自動調整装置に関する。
ナログ信号をディジタル信号に変換する系におけるディ
ジタル信号の利得自動調整装置に関する。
近年、コンピュータ技術の発達により、プログラムやデ
ータの記録、再生に磁気ディスク装置の採用が顕著にな
ってきている。このような磁気ディスク装置においては
、ディスクに記録されたサーボ信号（磁化反転のレベル
）より磁気ヘッドの位置決めに必要なサーボ情報を得て
いるが、このサーボ信号のゲインは、ディスク媒体の固
体差、ヘッドの浮上量の変動等の様々な要因のために、
通常駆動時において変動する。このため、得られるサー
ボ信号は一度自動利得調整（ＡＧＣ）回路を通り、その
後にディジタル信号に変換されて制御回路に利用される
が、この制御回路に入力されるディジタル信号の利得（
ゲイン）が常に一定であることが要求されている。
ータの記録、再生に磁気ディスク装置の採用が顕著にな
ってきている。このような磁気ディスク装置においては
、ディスクに記録されたサーボ信号（磁化反転のレベル
）より磁気ヘッドの位置決めに必要なサーボ情報を得て
いるが、このサーボ信号のゲインは、ディスク媒体の固
体差、ヘッドの浮上量の変動等の様々な要因のために、
通常駆動時において変動する。このため、得られるサー
ボ信号は一度自動利得調整（ＡＧＣ）回路を通り、その
後にディジタル信号に変換されて制御回路に利用される
が、この制御回路に入力されるディジタル信号の利得（
ゲイン）が常に一定であることが要求されている。
従来、アナログ信号をディジタル信号に変換する回路、
例えば、磁気ディスク装置の磁気ヘッドから読み出され
たアナログ信号を後段のディジクル回路で処理するため
にディジタル変換するアナログ−ディジクル変ｔＡ （
以後Ａ／Ｄ変換という）系では、アナログ信号のゲイン
を自動的に補償した後にＡ／Ｄ変換器でディジタル信号
に変換しているが、アナログ回路上のＡ／Ｄ変換利得（
ゲイン〉は決められており、その後段のディジタル回路
においては、ディジタル演算上の１ビツト当たりの信号
ゲインは一定になっていた。即ち、あるＡ／Ｄ変換器に
所定のアナログ電圧が入力されると、そのアナログ電圧
に相当するディジタル出力値は一通りに決まるのが一般
的であった。
例えば、磁気ディスク装置の磁気ヘッドから読み出され
たアナログ信号を後段のディジクル回路で処理するため
にディジタル変換するアナログ−ディジクル変ｔＡ （
以後Ａ／Ｄ変換という）系では、アナログ信号のゲイン
を自動的に補償した後にＡ／Ｄ変換器でディジタル信号
に変換しているが、アナログ回路上のＡ／Ｄ変換利得（
ゲイン〉は決められており、その後段のディジタル回路
においては、ディジタル演算上の１ビツト当たりの信号
ゲインは一定になっていた。即ち、あるＡ／Ｄ変換器に
所定のアナログ電圧が入力されると、そのアナログ電圧
に相当するディジタル出力値は一通りに決まるのが一般
的であった。
ところが、従来のようなＡ／Ｄ変換回路では、アナログ
電圧値のダイナミックレンジ（最低値から最高値までの
幅）が常にディジタル値のダイナごツタレンジに一致す
ることはなく、アナログ値の精密なディジタル値への変
換が行われていないという問題点があった。即ち、ディ
ジタル制御設計の立場からは、アナログ値の最高レベル
とディジタル値の最高レベルを一致させて、アナログ値
を出来るだけ細かいディジタル値に切り分けて制御の精
密化を図りたいにもかかわらず、自動利得制御（オート
マチインク・ゲイン・コントロー゛ルー以後ＡＧＣとい
う）回路の制御特性とＡ／Ｄ変換器のゲイン特性が決ま
っているために、アナログ信号のレベルが低い時には精
密なＡ／Ｄ変換が行われないという問題があった。
電圧値のダイナミックレンジ（最低値から最高値までの
幅）が常にディジタル値のダイナごツタレンジに一致す
ることはなく、アナログ値の精密なディジタル値への変
換が行われていないという問題点があった。即ち、ディ
ジタル制御設計の立場からは、アナログ値の最高レベル
とディジタル値の最高レベルを一致させて、アナログ値
を出来るだけ細かいディジタル値に切り分けて制御の精
密化を図りたいにもかかわらず、自動利得制御（オート
マチインク・ゲイン・コントロー゛ルー以後ＡＧＣとい
う）回路の制御特性とＡ／Ｄ変換器のゲイン特性が決ま
っているために、アナログ信号のレベルが低い時には精
密なＡ／Ｄ変換が行われないという問題があった。
本発明の目的は前記従来のＡ／Ｄ変換系の有する問題点
を解消し、Ａ／Ｄ変換系において、アナログ信号を発生
する制御対象の固体差によらず、入力アナログ信号のダ
イナミックレンジと、Ａ／Ｄ変換器の入力レンジを自動
的に一致させることが出来、アナログ信号を精密にディ
ジタル信号に変換することができるディジタル利得自動
調整装置を提供することにある。
を解消し、Ａ／Ｄ変換系において、アナログ信号を発生
する制御対象の固体差によらず、入力アナログ信号のダ
イナミックレンジと、Ａ／Ｄ変換器の入力レンジを自動
的に一致させることが出来、アナログ信号を精密にディ
ジタル信号に変換することができるディジタル利得自動
調整装置を提供することにある。
〔課題を解決するための手段］
前記目的を達成する本発明のディジタル利得自動調整装
置の構成が第１図に示される。
置の構成が第１図に示される。
第１図に示すように、本発明は、アナログ信号を自動利
得調整回路ｌを用いてレベル調整し、レベル調整された
アナログ信号をアナログ−ディジタル変換器２によって
ディジタル信号に変換する回路におけるディジタル利得
自動調整装置であって、アナログ−ディジタル変換器２
の出力値を監視し、出力信号の最大値がディジタル信号
のダイナミックレンジに満たない時、及び出力信号の最
大値がディジタル信号のダイナミックレンジを超える時
に補正信号を出力するディジタル演算手段３と、ディジ
タル演算手段３からの補正信号により、アナログ−ディ
ジタル変換器の入力レンジにアナログ信号のピーク−ピ
ーク値とが一致するように、自動利得調整回路Ｉの利得
、またはアナログ−ディジタル変換器２の基準電圧を調
整するディジタル利得調整手段４とを備えて構成される
ことを特徴としている。
得調整回路ｌを用いてレベル調整し、レベル調整された
アナログ信号をアナログ−ディジタル変換器２によって
ディジタル信号に変換する回路におけるディジタル利得
自動調整装置であって、アナログ−ディジタル変換器２
の出力値を監視し、出力信号の最大値がディジタル信号
のダイナミックレンジに満たない時、及び出力信号の最
大値がディジタル信号のダイナミックレンジを超える時
に補正信号を出力するディジタル演算手段３と、ディジ
タル演算手段３からの補正信号により、アナログ−ディ
ジタル変換器の入力レンジにアナログ信号のピーク−ピ
ーク値とが一致するように、自動利得調整回路Ｉの利得
、またはアナログ−ディジタル変換器２の基準電圧を調
整するディジタル利得調整手段４とを備えて構成される
ことを特徴としている。
本発明のディジタル利得自動調整装置によれば、入力さ
れるアナログ信号のサンプリング値からアナログ信号の
最大値が演算され、続いてその最大値がディジタル信号
のダイナミックレンジに一致するか否かが判定される。
れるアナログ信号のサンプリング値からアナログ信号の
最大値が演算され、続いてその最大値がディジタル信号
のダイナミックレンジに一致するか否かが判定される。
そして、アナログ信号の最大値がディジタル信号のダイ
ナミックレンジより小さい時はＡＧＣ回路のゲインを増
大方向に制御するか、あるいはＡ／Ｄ変換器の基準電圧
を下げる方向に制御し、逆に、アナログ信号の最大値が
ディジタル信号のダイナミックレンジを超える時はＡＧ
Ｃ回路のゲインを減少方向に制御するか、あるいはＡ／
Ｄ変換器の基準電圧を上げる方向に制御する。
ナミックレンジより小さい時はＡＧＣ回路のゲインを増
大方向に制御するか、あるいはＡ／Ｄ変換器の基準電圧
を下げる方向に制御し、逆に、アナログ信号の最大値が
ディジタル信号のダイナミックレンジを超える時はＡＧ
Ｃ回路のゲインを減少方向に制御するか、あるいはＡ／
Ｄ変換器の基準電圧を上げる方向に制御する。
以下添付図面を用いて本発明の実施例を詳細に説明する
。
。
第２図は本発明のディジタル利得自動調整装置の一実施
例の構成を示すブロック図である。図において、５０は
磁気ディスク装置を示しており、磁気ディスク５１に記
録された信号が磁気ヘッド５２によりアナログ信号とし
て読み出され、自動利得調整回路（ＡＧＣ回路）ｌＯに
入力されるようになっている。この自動利得調整回路１
０は入力される信号のゲインを自動的に調整するもので
、入力信号のレベルが大きい時等はゲインを小さくして
信号が歪むのを防止する働きをするものである。この実
施例ではゲインを調整可能なＡＧＣ端子１１が設けられ
たものを使用している。そして、自動利得調整回路１０
の出力はＡ／Ｄ変換器２０に入力されており、このＡ／
Ｄ変換器２０においてアナログサーボ信号がディジタル
信号に変換される。
例の構成を示すブロック図である。図において、５０は
磁気ディスク装置を示しており、磁気ディスク５１に記
録された信号が磁気ヘッド５２によりアナログ信号とし
て読み出され、自動利得調整回路（ＡＧＣ回路）ｌＯに
入力されるようになっている。この自動利得調整回路１
０は入力される信号のゲインを自動的に調整するもので
、入力信号のレベルが大きい時等はゲインを小さくして
信号が歪むのを防止する働きをするものである。この実
施例ではゲインを調整可能なＡＧＣ端子１１が設けられ
たものを使用している。そして、自動利得調整回路１０
の出力はＡ／Ｄ変換器２０に入力されており、このＡ／
Ｄ変換器２０においてアナログサーボ信号がディジタル
信号に変換される。
Ａ／Ｄ変換器２０にはＭＰＵ （マイクロプロセッサユ
ニット）のようなディジタル演算器を中心とするディジ
タル制御回路部３０が接続されており、Ａ／Ｄ変換器２
０に入力される自動利得調整回路１０からのアナログ信
号のレベルはディジタル制御回路部３０において監視さ
れ、このアナログ信号のレベルが適正になるようにディ
ジタル制御回路部３０は後述する手順で自動利得調整回
路ｌＯの適当なＡＧＣ利得調整電圧を発生するようにな
っている。
ニット）のようなディジタル演算器を中心とするディジ
タル制御回路部３０が接続されており、Ａ／Ｄ変換器２
０に入力される自動利得調整回路１０からのアナログ信
号のレベルはディジタル制御回路部３０において監視さ
れ、このアナログ信号のレベルが適正になるようにディ
ジタル制御回路部３０は後述する手順で自動利得調整回
路ｌＯの適当なＡＧＣ利得調整電圧を発生するようにな
っている。
即ち、ディジタル制御回路部３０は、アナログ信号のダ
イナミックレンジが小さい時には自動利得調整回路１０
のゲインを増大させる補正信号をＤ／Ａ変換器４０を介
して自動利得調整回路１０に出力するように動作し、逆
に、アナログ信号のダイナミックレンジがディジタル信
号のダイナミックレンジを超える時には自動利得調整回
路１０のゲインを減少させる補正信号をＤ／Ａ変換器４
０を介して自動利得調整回路１０に出力するように動作
する。
イナミックレンジが小さい時には自動利得調整回路１０
のゲインを増大させる補正信号をＤ／Ａ変換器４０を介
して自動利得調整回路１０に出力するように動作し、逆
に、アナログ信号のダイナミックレンジがディジタル信
号のダイナミックレンジを超える時には自動利得調整回
路１０のゲインを減少させる補正信号をＤ／Ａ変換器４
０を介して自動利得調整回路１０に出力するように動作
する。
第５図は第２図のディジタル制御回路部３０が、磁気デ
ィスク装置５０からの再生信号を復調する前に行うディ
ジタル利得補正ルーチンの一例を示すフローチャートで
ある。
ィスク装置５０からの再生信号を復調する前に行うディ
ジタル利得補正ルーチンの一例を示すフローチャートで
ある。
まず、ステップ５０１では磁気ディスク装置からの再生
信号Ｐをサンプリングして読み込み、ステップ５０２に
おいて再生信号Ｐを一周期分読み込んだか否かを判定し
て、再生信号Ｐを一周期分読み込むまでこの動作を継続
する。そして、再生信号Ｐを一周期分読み込むと（ステ
ップ５０２でＹＥＳ）ステップ５０３に進んで再生信号
Ｐの最大（＋ｌ！ Ｐ ｍａｘを一周期分の再生信号Ｐ
のデータから演算し、演算して得られた再生信号Ｐの最
大値Ｐｍａｘを記憶する。
信号Ｐをサンプリングして読み込み、ステップ５０２に
おいて再生信号Ｐを一周期分読み込んだか否かを判定し
て、再生信号Ｐを一周期分読み込むまでこの動作を継続
する。そして、再生信号Ｐを一周期分読み込むと（ステ
ップ５０２でＹＥＳ）ステップ５０３に進んで再生信号
Ｐの最大（＋ｌ！ Ｐ ｍａｘを一周期分の再生信号Ｐ
のデータから演算し、演算して得られた再生信号Ｐの最
大値Ｐｍａｘを記憶する。
続くステップ５０４ではステップ５０３で演算された再
生信号Ｐの最大値Ｐ ｍａｘがＡ／Ｄ変換器２０の飽和
入力値Ａｍａｘに等しいか否かを判定する。そして、Ｐ
ｍａｘ ＋Ａｍａｘの時はステップ５０７に進んで自動
利得調整回路＜ＡＧＣ回路）の利得を増大処理してステ
ップ５０１に戻るが、Ｐｍａｘ ＝Ａｎ＋ａｘの時はス
テップ５０５に進んで再生信号Ｐの最大値Ｐｍａｘが連
続したか否かを判定する。この判定で再生信号Ｐの最大
４ＭＰｍａｘが連続しない時（Ｎｏ）はこのルーチンを
終了するが、再生信号Ｐの最大値Ｐ ｍａｘが連続する
時はステップ５０６に進んで自動利得調整回路（ＡＧＣ
回路）の利得を減少処理した後にステップ５０１に戻っ
て前述の手順を繰り返す。
生信号Ｐの最大値Ｐ ｍａｘがＡ／Ｄ変換器２０の飽和
入力値Ａｍａｘに等しいか否かを判定する。そして、Ｐ
ｍａｘ ＋Ａｍａｘの時はステップ５０７に進んで自動
利得調整回路＜ＡＧＣ回路）の利得を増大処理してステ
ップ５０１に戻るが、Ｐｍａｘ ＝Ａｎ＋ａｘの時はス
テップ５０５に進んで再生信号Ｐの最大値Ｐｍａｘが連
続したか否かを判定する。この判定で再生信号Ｐの最大
４ＭＰｍａｘが連続しない時（Ｎｏ）はこのルーチンを
終了するが、再生信号Ｐの最大値Ｐ ｍａｘが連続する
時はステップ５０６に進んで自動利得調整回路（ＡＧＣ
回路）の利得を減少処理した後にステップ５０１に戻っ
て前述の手順を繰り返す。
以上の処理を第４図の波形図を用いて更に詳しく説明す
る。なお、第４図（ａ）〜（Ｃ）における波形図はＡ／
Ｄ変換器２０の入力における磁気ヘッド５２からの信号
レベルを示しており、この波形図の縦軸の単位は、例え
ば、Ａ／Ｄ変換器２０の飽和入力値を±５Ｖとして、８
ビツトの２進数を用いてＯｖを“ｏｏｏｏｏｏｏｏ”で
表わし、５Ｖを“０１１１１１１１”で表わし、−５Ｖ
ヲ”１ｏ００００００” （最上術の“１”は負を示
す）で表わした数値を１６進数で表わしたものである。
る。なお、第４図（ａ）〜（Ｃ）における波形図はＡ／
Ｄ変換器２０の入力における磁気ヘッド５２からの信号
レベルを示しており、この波形図の縦軸の単位は、例え
ば、Ａ／Ｄ変換器２０の飽和入力値を±５Ｖとして、８
ビツトの２進数を用いてＯｖを“ｏｏｏｏｏｏｏｏ”で
表わし、５Ｖを“０１１１１１１１”で表わし、−５Ｖ
ヲ”１ｏ００００００” （最上術の“１”は負を示
す）で表わした数値を１６進数で表わしたものである。
すなわち、５Ｖを示す２進数の“０１１１１１１１”は
１６進数では“７Ｆ″で表わされ、最下位桁の“１１″
が１６批数を示している。同様に、Ｏｖを示す２進数の
”ｏｏｏｏｏｏｏｏ”は１６進数では”００”で表わさ
れ、−５Ｖを示す２進数の”１０００００００”は１６
進数では“８０”で表わされる。
１６進数では“７Ｆ″で表わされ、最下位桁の“１１″
が１６批数を示している。同様に、Ｏｖを示す２進数の
”ｏｏｏｏｏｏｏｏ”は１６進数では”００”で表わさ
れ、−５Ｖを示す２進数の”１０００００００”は１６
進数では“８０”で表わされる。
第４図（ａ）はＡ／Ｄ変換器２０に入力される再生信号
Ｐのレベルが低い時の波形図である。この状態では入力
波形をサンプリング周期Ｔでサンプリングして一周期分
のデータを記憶し、この中から再生信号Ｐの最大値Ｐｍ
ａにを演算しても、この最大値Ｐ ｍａｘはＡ／Ｄ変換
器２０の飽和入力値Ａｍａｘ（レベル”？＋１“）には
満たない。従って、この状態の時は第５図のステップ５
０４からステップ５０７に進み、自動利得調整回路１０
の利得の増大処理が行われ、Ａ／Ｄ変換器２０に入力さ
れる再生信号Ｐのレベルが増大する。
Ｐのレベルが低い時の波形図である。この状態では入力
波形をサンプリング周期Ｔでサンプリングして一周期分
のデータを記憶し、この中から再生信号Ｐの最大値Ｐｍ
ａにを演算しても、この最大値Ｐ ｍａｘはＡ／Ｄ変換
器２０の飽和入力値Ａｍａｘ（レベル”？＋１“）には
満たない。従って、この状態の時は第５図のステップ５
０４からステップ５０７に進み、自動利得調整回路１０
の利得の増大処理が行われ、Ａ／Ｄ変換器２０に入力さ
れる再生信号Ｐのレベルが増大する。
第４図（ロ）はＡ／Ｄ変換器２０に入力される再生信号
Ｐのレベルが高すぎてＡ／Ｄ変換器２０の飽和入力値を
超える時の波形図である。この状態では入力波形がクリ
ップしているので、サンプリング周期Ｔでサンプリング
して一周期分のデータを記憶し、この中から再生信号Ｐ
の最大値Ｐｍａｘを演算すると、この最大値Ｐｎ＋ａｘ
が複数個連続することになる。従って、この状態の時は
第５図のステップ５０４からステップ５０５を経てステ
ップ５０６に進み、自動利得調整回路１０の利得の減少
処理が行われ、Ａ／Ｄ変換器２０に入力される再生信号
Ｐのレベルが低下する。
Ｐのレベルが高すぎてＡ／Ｄ変換器２０の飽和入力値を
超える時の波形図である。この状態では入力波形がクリ
ップしているので、サンプリング周期Ｔでサンプリング
して一周期分のデータを記憶し、この中から再生信号Ｐ
の最大値Ｐｍａｘを演算すると、この最大値Ｐｎ＋ａｘ
が複数個連続することになる。従って、この状態の時は
第５図のステップ５０４からステップ５０５を経てステ
ップ５０６に進み、自動利得調整回路１０の利得の減少
処理が行われ、Ａ／Ｄ変換器２０に入力される再生信号
Ｐのレベルが低下する。
第４図（Ｃ）はＡ／Ｄ変換器２０に入力される再生信号
ＰのレベルがＡ／Ｄ変換器２０の飽和入力値に一致する
時の波形図である。この状態ではサンプリング周期Ｔで
サンプリングして一周期分のデータを記憶し、この中か
ら再生信号Ｐの最大値Ｐ ｗａｘを演算すると、この最
大値ＰｍａｘがちょうどＡ／Ｄ変換器２０の飽和入力値
に一致することになる。
ＰのレベルがＡ／Ｄ変換器２０の飽和入力値に一致する
時の波形図である。この状態ではサンプリング周期Ｔで
サンプリングして一周期分のデータを記憶し、この中か
ら再生信号Ｐの最大値Ｐ ｗａｘを演算すると、この最
大値ＰｍａｘがちょうどＡ／Ｄ変換器２０の飽和入力値
に一致することになる。
従って、この状態の時は第５図のステップ５０４からス
テップ５０５に進み、ここでＮｏと判定されるのでこの
ルーチンを終了する。このように、再生信号Ｐの最大値
ＰＩＩＩａ×がちょうどＡ／Ｄ変換器２０の飽和入力値
に一致すると、以後は自動利得調整回路の利得を最適調
整値として固定する。
テップ５０５に進み、ここでＮｏと判定されるのでこの
ルーチンを終了する。このように、再生信号Ｐの最大値
ＰＩＩＩａ×がちょうどＡ／Ｄ変換器２０の飽和入力値
に一致すると、以後は自動利得調整回路の利得を最適調
整値として固定する。
第３図は本発明のディジタル利得自動調整装置の他の実
施例の構成を示すものである。前述の実施例では自動利
得調整回路１０の利得調整値をＤ／Ａ変換器４０の出力
で制御しているが、この実施例では自動利得調整回路１
０の利得は固定し、Ａ／Ｄ変換器２０の基準電圧を調整
する、即ち、Ａ／Ｄ変換器２０の入力レンジを変更する
ようにしている。
施例の構成を示すものである。前述の実施例では自動利
得調整回路１０の利得調整値をＤ／Ａ変換器４０の出力
で制御しているが、この実施例では自動利得調整回路１
０の利得は固定し、Ａ／Ｄ変換器２０の基準電圧を調整
する、即ち、Ａ／Ｄ変換器２０の入力レンジを変更する
ようにしている。
このため、第３図に示すようにＤ／Ａ変換器４０の出力
がＡ／Ｄ変換器２０の基準電圧入力端子２１に接続され
ている。前述の実施例では、第４図に示すＡ／Ｄ変換器
２０の飽和入力値“８０）ｆ”と“７ＦＨ” との間の
レンジがｌＯｖに固定されており、再生信号Ｐの振幅を
１０Ｖになるように調整してＩＯＶを２７×２段階を分
けていたが１．この実施例では逆に、Ａ／Ｄ変換器２０
の入力レンジを変更して、再生信号のレベルが±４■の
時は、８■のレンジを２７×２段階に分割するようにし
て同じ分解能を得るようにしている。
がＡ／Ｄ変換器２０の基準電圧入力端子２１に接続され
ている。前述の実施例では、第４図に示すＡ／Ｄ変換器
２０の飽和入力値“８０）ｆ”と“７ＦＨ” との間の
レンジがｌＯｖに固定されており、再生信号Ｐの振幅を
１０Ｖになるように調整してＩＯＶを２７×２段階を分
けていたが１．この実施例では逆に、Ａ／Ｄ変換器２０
の入力レンジを変更して、再生信号のレベルが±４■の
時は、８■のレンジを２７×２段階に分割するようにし
て同じ分解能を得るようにしている。
第６図は第３図のディジタル制御回路部３０のディジタ
ル利得補正ルーチンの一例を示すフローチャートである
。この実施例の制御は第５図に示した第２図のディジタ
ル制御回路部３０の制御と殆ど同じであるので、同じス
テップには第５図と同じステップ番号を付してその説明
を省略する。第６図のルーチンが第５図のルーチンと異
なるのは、ステップ５０４でＮＯになった後のステップ
６０２と、ステップ５０５でＹＥＳになった後のステッ
プ６０１のみである。即ち、第５図の制御では第４図（
ａ）の状態の時にステップ５０７に進んで自動利得調整
回路１０の利得を増大させていたが、第６図の制御では
この状態の時にはステップ６０２においてＡ／Ｄｉ換器
利得の入力基準値を減少させている。また、第５図の制
御では第４図中）の状態の時にステップ５０６に進んで
自動利得調整回路１０の利得を減少させていたが、第６
図の制御ではこの状態の時にはステップ６０１において
Ａ／Ｄ変換器利得の入力基準値を増大させている。
ル利得補正ルーチンの一例を示すフローチャートである
。この実施例の制御は第５図に示した第２図のディジタ
ル制御回路部３０の制御と殆ど同じであるので、同じス
テップには第５図と同じステップ番号を付してその説明
を省略する。第６図のルーチンが第５図のルーチンと異
なるのは、ステップ５０４でＮＯになった後のステップ
６０２と、ステップ５０５でＹＥＳになった後のステッ
プ６０１のみである。即ち、第５図の制御では第４図（
ａ）の状態の時にステップ５０７に進んで自動利得調整
回路１０の利得を増大させていたが、第６図の制御では
この状態の時にはステップ６０２においてＡ／Ｄｉ換器
利得の入力基準値を減少させている。また、第５図の制
御では第４図中）の状態の時にステップ５０６に進んで
自動利得調整回路１０の利得を減少させていたが、第６
図の制御ではこの状態の時にはステップ６０１において
Ａ／Ｄ変換器利得の入力基準値を増大させている。
この結果、第３図に示した実施例においても、第２図の
実施例と同じ効果が得られる。
実施例と同じ効果が得られる。
以上説明したように、本発明によれば、ディジタル演算
のディジタル演算の１ビツト当たりの信号ゲインを設計
値通りに自動的に設定することが可能となり、制御回路
系の精度向上、及び、生産・試験工程の簡素かを図るこ
とができるという効果がある。
のディジタル演算の１ビツト当たりの信号ゲインを設計
値通りに自動的に設定することが可能となり、制御回路
系の精度向上、及び、生産・試験工程の簡素かを図るこ
とができるという効果がある。
第１図は本発明のディジタル利得自動調整装置の原理構
成図、第２図は本発明のディジタル利得自動調整装置の
一実施例の構成図、第３図は本発明のディジタル利得自
動調整装置の他の実施例の部分構成図、第４図（ａ）は
アナログ信号のダイナミックレンジがディジタル信号の
ダイナミックレンジより小さい時の波形図、第４図（ｂ
）はアナログ信号のダイナミックレンジがディジタル信
号のダイナミックレンジを超える時の波形図、第４図（
Ｃ）はアナログ信号のダイナミックレンジがディジタル
信号のダイナミックレンジに一致する時の波形図、第５
図は第２図のディジタル制御回路部の制御手順の一例を
示すフローチャート、第６図は第３図のディジタル制御
回路部の制御手順の一例を示すフローチャートである。 １．１０・・・自動利得調整回路、２，２０・・・アナ
１コグ−ディジタル変換器、３・・・ディジタル演算手
段、４・・・ディジタル利得調整手段、５・・・位相統
制回路、６・・・利得調整回路、３０・・・ディジタル
制御回路部、４０・・・Ｄ／Ａ変換器、５０・・・磁気
ディスク装置。 特・許出願人 富士通株式会社 特許出願代理人
成図、第２図は本発明のディジタル利得自動調整装置の
一実施例の構成図、第３図は本発明のディジタル利得自
動調整装置の他の実施例の部分構成図、第４図（ａ）は
アナログ信号のダイナミックレンジがディジタル信号の
ダイナミックレンジより小さい時の波形図、第４図（ｂ
）はアナログ信号のダイナミックレンジがディジタル信
号のダイナミックレンジを超える時の波形図、第４図（
Ｃ）はアナログ信号のダイナミックレンジがディジタル
信号のダイナミックレンジに一致する時の波形図、第５
図は第２図のディジタル制御回路部の制御手順の一例を
示すフローチャート、第６図は第３図のディジタル制御
回路部の制御手順の一例を示すフローチャートである。 １．１０・・・自動利得調整回路、２，２０・・・アナ
１コグ−ディジタル変換器、３・・・ディジタル演算手
段、４・・・ディジタル利得調整手段、５・・・位相統
制回路、６・・・利得調整回路、３０・・・ディジタル
制御回路部、４０・・・Ｄ／Ａ変換器、５０・・・磁気
ディスク装置。 特・許出願人 富士通株式会社 特許出願代理人
Claims (1)
- 【特許請求の範囲】 アナログ信号を自動利得調整回路（１）を用いてレベル
調整し、レベル調整されたアナログ信号をアナログ−デ
ィジタル変換器（２）によってディジタル信号に変換す
る回路におけるディジタル利得自動調整装置であって、 アナログ−ディジタル変換器（２）の出力値を監視し、
出力信号の最大値がディジタル信号のダイナミックレン
ジに満たない時、及び出力信号の最大値がディジタル信
号のダイナミックレンジを超える時に補正信号を出力す
るディジタル演算手段（３）と、 ディジタル演算手段（３）からの補正信号により、アナ
ログ−ディジタル変換器の入力レンジにアナログ信号の
ピーク−ピーク値とが一致するように、自動利得調整回
路（１）の利得、またはアナログ−ディジタル変換器（
２）の基準電圧を調整するディジタル利得調整手段（４
）と、 を備えたディジタル利得自動調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17128289A JPH0336808A (ja) | 1989-07-04 | 1989-07-04 | ディジタル利得自動調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17128289A JPH0336808A (ja) | 1989-07-04 | 1989-07-04 | ディジタル利得自動調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336808A true JPH0336808A (ja) | 1991-02-18 |
Family
ID=15920435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17128289A Pending JPH0336808A (ja) | 1989-07-04 | 1989-07-04 | ディジタル利得自動調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838269A (en) * | 1996-09-12 | 1998-11-17 | Advanced Micro Devices, Inc. | System and method for performing automatic gain control with gain scheduling and adjustment at zero crossings for reducing distortion |
| US5841385A (en) * | 1996-09-12 | 1998-11-24 | Advanced Micro Devices, Inc. | System and method for performing combined digital/analog automatic gain control for improved clipping suppression |
-
1989
- 1989-07-04 JP JP17128289A patent/JPH0336808A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838269A (en) * | 1996-09-12 | 1998-11-17 | Advanced Micro Devices, Inc. | System and method for performing automatic gain control with gain scheduling and adjustment at zero crossings for reducing distortion |
| US5841385A (en) * | 1996-09-12 | 1998-11-24 | Advanced Micro Devices, Inc. | System and method for performing combined digital/analog automatic gain control for improved clipping suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784356A (en) | Optical disk reproducing apparatus equipped with variable gain amplifier capable of adjusting amplitude of reproduction signal | |
| EP0425033A1 (en) | Device for reading digital information recorded on an information carrier | |
| JPS6337815A (ja) | 記録デ−タ再生装置 | |
| US5057946A (en) | Magnetic disk drive apparatus | |
| US5991106A (en) | AGC circuit of disk storage apparatus | |
| US5134598A (en) | Disk player with peak level detection during high-speed playback | |
| JP3158615B2 (ja) | デジタル復調装置 | |
| JP2828052B2 (ja) | Ｍｒヘッド用の再生信号波形制御装置 | |
| JPH0198165A (ja) | 磁気ディスク装置 | |
| KR940004479B1 (ko) | 자기 기록장치의 동적 등화 제어회로 | |
| JPS63234402A (ja) | 磁気記録再生装置 | |
| JPH08279247A (ja) | 再生信号処理方法及び装置並びにディスク装置 | |
| US6680885B2 (en) | Optical disc system for efficiently controlling sled motor thereof | |
| JP2602272B2 (ja) | 磁気記録装置 | |
| JPH10334602A (ja) | 光ディスク記録情報再生装置 | |
| JPH01174122A (ja) | Ａ／ｄコンバータにおける入出力特性自動設定方法 | |
| JPH0467415A (ja) | 記録・再生装置 | |
| JPH10334584A (ja) | 光ディスク記録情報再生装置 | |
| KR100524064B1 (ko) | 볼륨 레벨 설정 장치 및 방법 | |
| JPH01307974A (ja) | デイジタル信号記録装置 | |
| JP2760329B2 (ja) | 信号再生回路およびこれを用いた磁気ディスク装置 | |
| KR940006925Y1 (ko) | 하드디스크 드라이브의 펄스검출 제어회로 | |
| JPS60254401A (ja) | 信号再生装置 | |
| JPS62129973A (ja) | 磁気記録再生装置のデ−タ再生回路 | |
| JPH02252170A (ja) | 録音レベル調整装置 |