JPH0336813A - Hysteresis comparator - Google Patents
Hysteresis comparatorInfo
- Publication number
- JPH0336813A JPH0336813A JP1171043A JP17104389A JPH0336813A JP H0336813 A JPH0336813 A JP H0336813A JP 1171043 A JP1171043 A JP 1171043A JP 17104389 A JP17104389 A JP 17104389A JP H0336813 A JPH0336813 A JP H0336813A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- hysteresis width
- turned
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、比較判定に幅を設けるヒステリシス・コンパ
レータに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a hysteresis comparator that provides a range of comparison judgment.
（従来の技術）
従来、差動増幅器を用いて構成するオペアンプによるコ
ンパレータは１判定のマージンが最小のヒステリシス幅
になるように、オペアンプの入出力間をフィードバック
抵抗で接続している。(Prior Art) Conventionally, in a comparator using an operational amplifier configured using a differential amplifier, the input and output of the operational amplifier are connected through a feedback resistor so that the margin for a 1 determination is the minimum hysteresis width.
第３図は、そのようにヒステリシス幅を設定する従来の
コンパレータの構成を示し、１１はオペアンプで入力＠
Ｔ１から抵抗器１２を介してマイナス端子に比較すべき
入力信号が印加され、そのマイナス端子にはオペアンプ
１１の出力側との間に抵抗器１３が接続されている。一
方、プラス端子には抵抗器１４および１５が接続され、
それぞれ他端が電源ＶＣＣｌおよびアースＥに接続され
ることにより、比較参照電圧Ｖ ｒ ＠ ｆが形成され
て印加されている。Figure 3 shows the configuration of a conventional comparator that sets the hysteresis width in this way, and 11 is an operational amplifier input @
An input signal to be compared is applied from T1 to a negative terminal via a resistor 12, and a resistor 13 is connected between the negative terminal and the output side of the operational amplifier 11. On the other hand, resistors 14 and 15 are connected to the positive terminal.
By connecting the other ends to the power supply VCCl and the earth E, a comparison reference voltage V r @ f is formed and applied.
このように構成したコンパレータにおいて、抵抗器１２
．１３の抵抗値をそれぞれ、Ｒ１□、Ｒ４，として出力
端Ｔ２における、比較判定出力の有無による電圧差（Ｈ
レベルとＬレベルの差）をｖＩＩＬとするとヒステリシ
ス幅Ｈ，は、
Ｈｖ＝Ｒ，２ＸＲ，、−１ＸＶ、Ｌ
となる。したがって抵抗値Ｒユ、が無限大のときはヒス
テリシス幅Ｈ，はほぼＯとなる。In the comparator configured in this way, the resistor 12
．． The voltage difference (H
When the difference between the level and the L level is vIIL, the hysteresis width H is as follows: Hv=R,2XR,, -1XV,L. Therefore, when the resistance value R is infinite, the hysteresis width H is approximately O.
第４図は上記のように構成したコンパレータの比較出力
を説明する図であり、図（ａ）は入力端子に印加される
比較入力波形１図（ｂ）はヒステリシス幅が小さい場合
の出力端Ｔ２における出力波形、図（ｃ）は同じくヒス
テリシス幅を有する場合の出力波形である。FIG. 4 is a diagram explaining the comparison output of the comparator configured as described above, where FIG. 4 (a) shows the comparison input waveform applied to the input terminal, and FIG. 4 (b) shows the output terminal T2 when the hysteresis width is small. Figure (c) shows the output waveform in the same case with a hysteresis width.
これかられかるように、ヒステリシス幅がないか、ある
いはヒステリシス幅が入力波形のノイズレベルより小さ
いときは、比較出力波形に図（ｂ）のようにチャタリン
グＣを生ずる。したがって、ヒステリシス幅を予想され
るノイズの最大振幅より、やや高めに設計すれば、チャ
タリングＣを有しない図（ｃ）のような出力波形が得ら
れる。As will be seen from now on, if there is no hysteresis width or if the hysteresis width is smaller than the noise level of the input waveform, chattering C will occur in the comparison output waveform as shown in Figure (b). Therefore, if the hysteresis width is designed to be slightly higher than the expected maximum amplitude of noise, an output waveform as shown in Figure (c) without chattering C can be obtained.
（発明が解決しようとする課題）
しかしながら、上述の第３図のようなコンパレータでは
、ヒステリシス幅を予想するノイズの最大振幅をやや超
える程度に設定しても、予想を上回るノイズ入力がある
と、上記のようなチャタリングを発生して、コンパレー
タをビット検出等に用いるような場合誤り検出すること
になる。(Problem to be Solved by the Invention) However, in a comparator like the one shown in FIG. If chattering as described above occurs and a comparator is used for bit detection, an error will be detected.
本発明は上述に鑑み、ヒステリシス幅を可変に形成して
上記の問題点を排除するヒステリシス・コンパレータの
提供を目的とする。In view of the above, an object of the present invention is to provide a hysteresis comparator that eliminates the above problems by making the hysteresis width variable.
（課題を解決するための手段）
本発明は上記の目的を、オペアンプの入出力間に接続す
るフィードバック抵抗器の抵抗値を、受信信号を制御源
として切換えるように形成し、ヒステリシス幅を可変に
構成したヒステリシス・コンパレータによって達成する
。(Means for Solving the Problems) The present invention achieves the above object by forming the resistance value of a feedback resistor connected between the input and output of an operational amplifier to be switched using the received signal as a control source, and making the hysteresis width variable. This is achieved through a configured hysteresis comparator.
（作 用） 本発明によれば、予想値より大きなノイズ入力。(for production) According to the invention, a noise input that is larger than the expected value.
あるいは無人力の場合、コンパレータのフィードバック
抵抗値を、上記入力に対応するスケルチ回路等の出力を
制御源として、ヒステリシス幅をチャタリングのむい大
きさに切換えるから、チャタリング等を出力せず、した
がって、その出力を用いるビット検出器等において誤動
作等は発生しむい。Alternatively, in the case of unmanned power, the feedback resistance value of the comparator is controlled by the output of the squelch circuit, etc. corresponding to the above input, and the hysteresis width is switched to a size that is suitable for chattering. Malfunctions are unlikely to occur in bit detectors and the like that use the output.
（実施例〉 以下、本発明を図面を用いて詳細に説明する。(Example> Hereinafter, the present invention will be explained in detail using the drawings.
第１図は本発明の一実施例の構成図で、１は図示しない
ディジタル信号受信装置等の中間周波（１Ｆ）増幅器出
力を弁別する周波数弁別器で、その弁別出力は抵抗器２
を介して、オペアンプ３の比較入力端子のマイナス端子
に印加される。さらに上記マイナス端子は、抵抗Ｗ４と
アナログスイッチ５の直列回路と、抵抗器６との並列回
路によってオペアンプ３の出力端に接続されて、切換え
可能なフィードバック回路が形成されており、そのアナ
ログスイッチ５の切換えは受信装置に有する、たとえば
ノイズスケルチ回路の出力によって制御される。７はビ
ット同期検出回路である。FIG. 1 is a configuration diagram of an embodiment of the present invention, in which 1 is a frequency discriminator for discriminating the output of an intermediate frequency (1F) amplifier of a digital signal receiving device (not shown), and the discrimination output is connected to a resistor 2.
The signal is applied to the negative terminal of the comparison input terminal of the operational amplifier 3 via. Further, the negative terminal is connected to the output terminal of the operational amplifier 3 by a series circuit of a resistor W4 and an analog switch 5, and a parallel circuit of a resistor 6, forming a switchable feedback circuit. The switching is controlled by, for example, the output of a noise squelch circuit included in the receiving device. 7 is a bit synchronization detection circuit.
第２図は第１図の動作説明図で（ａ）は入力信号。FIG. 2 is an explanatory diagram of the operation of FIG. 1, and (a) shows an input signal.
（ｂ）は、それに対応する例えばノイズスケルチ回路の
出力波形である。(b) is a corresponding output waveform of, for example, a noise squelch circuit.
図示しない受信装置は、待ち受は受信状態では図（ａ）
のようにノイズａを出力しており、これに対応してノイ
ズスケルチ回路は、同図（ｂ）のようにＨレベルａ′を
出力している。いま、第１図における抵抗器２，４およ
び６の抵抗値をそれぞれＲ２，Ｒ，、およびＲ６とする
と、オペアンプ３のヒステリシス幅Ｈ１は次の（ａ）、
（ｂ）のようになる。When the receiving device (not shown) is in standby mode, it is in the receiving state as shown in Figure (a).
In response to this, the noise squelch circuit outputs an H level a' as shown in FIG. 3(b). Now, assuming that the resistance values of resistors 2, 4, and 6 in FIG. 1 are R2, R, and R6, respectively, the hysteresis width H1 of the operational amplifier 3 is as follows (a):
(b).
（ａ）アナログスイッチ５がオフの場合。(a) When analog switch 5 is off.
Ｈ，＝ Ｒ＊ Ｘ Ｒ，−ＬＸ ＶＩＩＬ（ｂ）アナロ
グスイッチ５がオンの場合。H, = R* X R, -LX VIIL (b) When analog switch 5 is on.
Ｈ，＝Ｒ，Ｘ （Ｒ４−’＋Ｒ１１）ＸＶＨ，。H,=R,X (R4-'+R11)XVH,.
したがって受信待時のときノイズ出方がある場合は、第
２図（ｂ）のａ゛のようなノイズスケルチ回路が発生す
るＨレベル出方を用いて、アナログスイッチ５をオンに
してヒステリシス・コンパレータとしてのヒステリシス
幅を大きくし、また正常な受信状態は、アナログスイッ
チ５をオフにして、受信信号に対する低いノイズレベル
に適応するヒステリシス幅に設定する。それによってオ
ペアンプ３はチャタリングが現れない前掲した第４図（
ｃ）のような波形出力をビット同期検出回路７に出力し
、誤り検出のないビット検出を行なわせることができる
。なお、上述は受信装置のノイズスケルチ回路の出力電
圧の変化を用いたが、他のキャリヤスケルチ回路の出力
変化を用いても同じ効果が得られる。Therefore, if there is noise when waiting for reception, turn on the analog switch 5 and turn on the hysteresis comparator using the H level output generated by the noise squelch circuit as shown at a in Figure 2(b). For normal reception conditions, the analog switch 5 is turned off and the hysteresis width is set to a value that adapts to the low noise level of the received signal. As a result, the operational amplifier 3 does not exhibit any chattering as shown in Figure 4 above (
A waveform output as shown in c) can be outputted to the bit synchronization detection circuit 7 to perform bit detection without error detection. Although the above description uses a change in the output voltage of the noise squelch circuit of the receiving device, the same effect can be obtained by using a change in the output of another carrier squelch circuit.
（発明の効果）
以上説明して明らかなように本発明は、コンパレータの
ヒステリシス幅を受信装置久方のイイ無等によるレベル
に対応して切換える構成としたから、人カイｄ号のむい
とき、あるいは大幅なノイズ出力のとき１周波数弁別器
から出力されるノイズのため発生していたチャタリング
による。ビット同期検出回路等の誤動作が防止される効
果を有する。(Effects of the Invention) As is clear from the above description, the present invention has a configuration in which the hysteresis width of the comparator is switched in accordance with the level of the receiving device. Or it may be due to chattering caused by the noise output from the single frequency discriminator when there is a large noise output. This has the effect of preventing malfunctions of bit synchronization detection circuits and the like.
第１図は本発明の一実施例の構成を示す回路図。
第２図は第１図の人力信号等の説明図、第３図は従来の
コンパレータの構成例を示す図、第４図は第３図を説明
する入出力波形図である。
１ ・・・周波数弁別器、３．１１・・・オペアンプ、
゛ ７ ・・ビット同期検出回路。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. FIG. 2 is an explanatory diagram of the human input signals etc. in FIG. 1, FIG. 3 is a diagram showing a configuration example of a conventional comparator, and FIG. 4 is an input/output waveform diagram explaining FIG. 3. 1... Frequency discriminator, 3.11... Operational amplifier,
゛7...Bit synchronization detection circuit.
Claims (1)
の抵抗値を、受信信号を制御源として切換えるように形
成し、ヒステリシス幅を可変に構成したことを特徴とす
るヒステリシス・コンパレータ。A hysteresis comparator characterized in that the resistance value of a feedback resistor connected between the input and output of an operational amplifier is configured to be switched using a received signal as a control source, and the hysteresis width is configured to be variable.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171043A JPH0336813A (en) | 1989-07-04 | 1989-07-04 | Hysteresis comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171043A JPH0336813A (en) | 1989-07-04 | 1989-07-04 | Hysteresis comparator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336813A true JPH0336813A (en) | 1991-02-18 |
Family
ID=15916030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171043A Pending JPH0336813A (en) | 1989-07-04 | 1989-07-04 | Hysteresis comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336813A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351222A (en) * | 1991-10-08 | 1994-09-27 | Fujitsu Limited | Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic |
| US20150050498A1 (en) * | 2012-04-10 | 2015-02-19 | Shin-Etsu Chemical Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
-
1989
- 1989-07-04 JP JP1171043A patent/JPH0336813A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351222A (en) * | 1991-10-08 | 1994-09-27 | Fujitsu Limited | Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic |
| US20150050498A1 (en) * | 2012-04-10 | 2015-02-19 | Shin-Etsu Chemical Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
| US9422403B2 (en) * | 2012-04-10 | 2016-08-23 | Shin-Etsu Chemicals Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080252367A1 (en) | Demodulator with Multiple Operating Modes for Amplitude Shift Keyed Signals | |
| JPS6223235A (en) | Diversity reception radio equipment | |
| GB2095064A (en) | Level-crossing point detection circuit | |
| US3784848A (en) | Detector circuit with automatic sensitivity control and post detection filtering for touch control circuitry | |
| US4583232A (en) | Carrier current digital data transceiver | |
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| IE54648B1 (en) | A differential signal receiver | |
| JPH0336813A (en) | Hysteresis comparator | |
| JP3623624B2 (en) | Hysteresis comparator | |
| JP2693198B2 (en) | Switch status detector on transmission line | |
| JPH0276317A (en) | Voltage comparison circuit | |
| JPH01205610A (en) | Optical reception circuit | |
| JP2626191B2 (en) | AMI signal receiving circuit | |
| JPS63136726A (en) | Device for correcting line unbalance | |
| JPH084753Y2 (en) | AFT circuit of television receiver | |
| JPS6324661Y2 (en) | ||
| JPS58218658A (en) | Current detecting circuit | |
| JP2744997B2 (en) | High sensitivity magnetometer | |
| JPH01298817A (en) | Tone squelch circuit | |
| JPS6363208A (en) | Am receiver | |
| SU972524A1 (en) | Amplitude discriminator | |
| JPH01307343A (en) | Digital demodulator | |
| SU1091124A1 (en) | Device for tolerance checking of voltages | |
| JPS5816256Y2 (en) | Detection circuit of signal compression/expansion circuit | |
| SU1354391A1 (en) | Amplifying device |