JPH0336813A - ヒステリシス・コンパレータ - Google Patents
ヒステリシス・コンパレータInfo
- Publication number
- JPH0336813A JPH0336813A JP1171043A JP17104389A JPH0336813A JP H0336813 A JPH0336813 A JP H0336813A JP 1171043 A JP1171043 A JP 1171043A JP 17104389 A JP17104389 A JP 17104389A JP H0336813 A JPH0336813 A JP H0336813A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- hysteresis width
- turned
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、比較判定に幅を設けるヒステリシス・コンパ
レータに関する。
レータに関する。
（従来の技術）
従来、差動増幅器を用いて構成するオペアンプによるコ
ンパレータは１判定のマージンが最小のヒステリシス幅
になるように、オペアンプの入出力間をフィードバック
抵抗で接続している。
ンパレータは１判定のマージンが最小のヒステリシス幅
になるように、オペアンプの入出力間をフィードバック
抵抗で接続している。
第３図は、そのようにヒステリシス幅を設定する従来の
コンパレータの構成を示し、１１はオペアンプで入力＠
Ｔ１から抵抗器１２を介してマイナス端子に比較すべき
入力信号が印加され、そのマイナス端子にはオペアンプ
１１の出力側との間に抵抗器１３が接続されている。一
方、プラス端子には抵抗器１４および１５が接続され、
それぞれ他端が電源ＶＣＣｌおよびアースＥに接続され
ることにより、比較参照電圧Ｖ ｒ ＠ ｆが形成され
て印加されている。
コンパレータの構成を示し、１１はオペアンプで入力＠
Ｔ１から抵抗器１２を介してマイナス端子に比較すべき
入力信号が印加され、そのマイナス端子にはオペアンプ
１１の出力側との間に抵抗器１３が接続されている。一
方、プラス端子には抵抗器１４および１５が接続され、
それぞれ他端が電源ＶＣＣｌおよびアースＥに接続され
ることにより、比較参照電圧Ｖ ｒ ＠ ｆが形成され
て印加されている。
このように構成したコンパレータにおいて、抵抗器１２
．１３の抵抗値をそれぞれ、Ｒ１□、Ｒ４，として出力
端Ｔ２における、比較判定出力の有無による電圧差（Ｈ
レベルとＬレベルの差）をｖＩＩＬとするとヒステリシ
ス幅Ｈ，は、 Ｈｖ＝Ｒ，２ＸＲ，、−１ＸＶ、Ｌ となる。したがって抵抗値Ｒユ、が無限大のときはヒス
テリシス幅Ｈ，はほぼＯとなる。
．１３の抵抗値をそれぞれ、Ｒ１□、Ｒ４，として出力
端Ｔ２における、比較判定出力の有無による電圧差（Ｈ
レベルとＬレベルの差）をｖＩＩＬとするとヒステリシ
ス幅Ｈ，は、 Ｈｖ＝Ｒ，２ＸＲ，、−１ＸＶ、Ｌ となる。したがって抵抗値Ｒユ、が無限大のときはヒス
テリシス幅Ｈ，はほぼＯとなる。
第４図は上記のように構成したコンパレータの比較出力
を説明する図であり、図（ａ）は入力端子に印加される
比較入力波形１図（ｂ）はヒステリシス幅が小さい場合
の出力端Ｔ２における出力波形、図（ｃ）は同じくヒス
テリシス幅を有する場合の出力波形である。
を説明する図であり、図（ａ）は入力端子に印加される
比較入力波形１図（ｂ）はヒステリシス幅が小さい場合
の出力端Ｔ２における出力波形、図（ｃ）は同じくヒス
テリシス幅を有する場合の出力波形である。
これかられかるように、ヒステリシス幅がないか、ある
いはヒステリシス幅が入力波形のノイズレベルより小さ
いときは、比較出力波形に図（ｂ）のようにチャタリン
グＣを生ずる。したがって、ヒステリシス幅を予想され
るノイズの最大振幅より、やや高めに設計すれば、チャ
タリングＣを有しない図（ｃ）のような出力波形が得ら
れる。
いはヒステリシス幅が入力波形のノイズレベルより小さ
いときは、比較出力波形に図（ｂ）のようにチャタリン
グＣを生ずる。したがって、ヒステリシス幅を予想され
るノイズの最大振幅より、やや高めに設計すれば、チャ
タリングＣを有しない図（ｃ）のような出力波形が得ら
れる。
（発明が解決しようとする課題）
しかしながら、上述の第３図のようなコンパレータでは
、ヒステリシス幅を予想するノイズの最大振幅をやや超
える程度に設定しても、予想を上回るノイズ入力がある
と、上記のようなチャタリングを発生して、コンパレー
タをビット検出等に用いるような場合誤り検出すること
になる。
、ヒステリシス幅を予想するノイズの最大振幅をやや超
える程度に設定しても、予想を上回るノイズ入力がある
と、上記のようなチャタリングを発生して、コンパレー
タをビット検出等に用いるような場合誤り検出すること
になる。
本発明は上述に鑑み、ヒステリシス幅を可変に形成して
上記の問題点を排除するヒステリシス・コンパレータの
提供を目的とする。
上記の問題点を排除するヒステリシス・コンパレータの
提供を目的とする。
（課題を解決するための手段）
本発明は上記の目的を、オペアンプの入出力間に接続す
るフィードバック抵抗器の抵抗値を、受信信号を制御源
として切換えるように形成し、ヒステリシス幅を可変に
構成したヒステリシス・コンパレータによって達成する
。
るフィードバック抵抗器の抵抗値を、受信信号を制御源
として切換えるように形成し、ヒステリシス幅を可変に
構成したヒステリシス・コンパレータによって達成する
。
（作 用）
本発明によれば、予想値より大きなノイズ入力。
あるいは無人力の場合、コンパレータのフィードバック
抵抗値を、上記入力に対応するスケルチ回路等の出力を
制御源として、ヒステリシス幅をチャタリングのむい大
きさに切換えるから、チャタリング等を出力せず、した
がって、その出力を用いるビット検出器等において誤動
作等は発生しむい。
抵抗値を、上記入力に対応するスケルチ回路等の出力を
制御源として、ヒステリシス幅をチャタリングのむい大
きさに切換えるから、チャタリング等を出力せず、した
がって、その出力を用いるビット検出器等において誤動
作等は発生しむい。
（実施例〉
以下、本発明を図面を用いて詳細に説明する。
第１図は本発明の一実施例の構成図で、１は図示しない
ディジタル信号受信装置等の中間周波（１Ｆ）増幅器出
力を弁別する周波数弁別器で、その弁別出力は抵抗器２
を介して、オペアンプ３の比較入力端子のマイナス端子
に印加される。さらに上記マイナス端子は、抵抗Ｗ４と
アナログスイッチ５の直列回路と、抵抗器６との並列回
路によってオペアンプ３の出力端に接続されて、切換え
可能なフィードバック回路が形成されており、そのアナ
ログスイッチ５の切換えは受信装置に有する、たとえば
ノイズスケルチ回路の出力によって制御される。７はビ
ット同期検出回路である。
ディジタル信号受信装置等の中間周波（１Ｆ）増幅器出
力を弁別する周波数弁別器で、その弁別出力は抵抗器２
を介して、オペアンプ３の比較入力端子のマイナス端子
に印加される。さらに上記マイナス端子は、抵抗Ｗ４と
アナログスイッチ５の直列回路と、抵抗器６との並列回
路によってオペアンプ３の出力端に接続されて、切換え
可能なフィードバック回路が形成されており、そのアナ
ログスイッチ５の切換えは受信装置に有する、たとえば
ノイズスケルチ回路の出力によって制御される。７はビ
ット同期検出回路である。
第２図は第１図の動作説明図で（ａ）は入力信号。
（ｂ）は、それに対応する例えばノイズスケルチ回路の
出力波形である。
出力波形である。
図示しない受信装置は、待ち受は受信状態では図（ａ）
のようにノイズａを出力しており、これに対応してノイ
ズスケルチ回路は、同図（ｂ）のようにＨレベルａ′を
出力している。いま、第１図における抵抗器２，４およ
び６の抵抗値をそれぞれＲ２，Ｒ，、およびＲ６とする
と、オペアンプ３のヒステリシス幅Ｈ１は次の（ａ）、
（ｂ）のようになる。
のようにノイズａを出力しており、これに対応してノイ
ズスケルチ回路は、同図（ｂ）のようにＨレベルａ′を
出力している。いま、第１図における抵抗器２，４およ
び６の抵抗値をそれぞれＲ２，Ｒ，、およびＲ６とする
と、オペアンプ３のヒステリシス幅Ｈ１は次の（ａ）、
（ｂ）のようになる。
（ａ）アナログスイッチ５がオフの場合。
Ｈ，＝ Ｒ＊ Ｘ Ｒ，−ＬＸ ＶＩＩＬ（ｂ）アナロ
グスイッチ５がオンの場合。
グスイッチ５がオンの場合。
Ｈ，＝Ｒ，Ｘ （Ｒ４−’＋Ｒ１１）ＸＶＨ，。
したがって受信待時のときノイズ出方がある場合は、第
２図（ｂ）のａ゛のようなノイズスケルチ回路が発生す
るＨレベル出方を用いて、アナログスイッチ５をオンに
してヒステリシス・コンパレータとしてのヒステリシス
幅を大きくし、また正常な受信状態は、アナログスイッ
チ５をオフにして、受信信号に対する低いノイズレベル
に適応するヒステリシス幅に設定する。それによってオ
ペアンプ３はチャタリングが現れない前掲した第４図（
ｃ）のような波形出力をビット同期検出回路７に出力し
、誤り検出のないビット検出を行なわせることができる
。なお、上述は受信装置のノイズスケルチ回路の出力電
圧の変化を用いたが、他のキャリヤスケルチ回路の出力
変化を用いても同じ効果が得られる。
２図（ｂ）のａ゛のようなノイズスケルチ回路が発生す
るＨレベル出方を用いて、アナログスイッチ５をオンに
してヒステリシス・コンパレータとしてのヒステリシス
幅を大きくし、また正常な受信状態は、アナログスイッ
チ５をオフにして、受信信号に対する低いノイズレベル
に適応するヒステリシス幅に設定する。それによってオ
ペアンプ３はチャタリングが現れない前掲した第４図（
ｃ）のような波形出力をビット同期検出回路７に出力し
、誤り検出のないビット検出を行なわせることができる
。なお、上述は受信装置のノイズスケルチ回路の出力電
圧の変化を用いたが、他のキャリヤスケルチ回路の出力
変化を用いても同じ効果が得られる。
（発明の効果）
以上説明して明らかなように本発明は、コンパレータの
ヒステリシス幅を受信装置久方のイイ無等によるレベル
に対応して切換える構成としたから、人カイｄ号のむい
とき、あるいは大幅なノイズ出力のとき１周波数弁別器
から出力されるノイズのため発生していたチャタリング
による。ビット同期検出回路等の誤動作が防止される効
果を有する。
ヒステリシス幅を受信装置久方のイイ無等によるレベル
に対応して切換える構成としたから、人カイｄ号のむい
とき、あるいは大幅なノイズ出力のとき１周波数弁別器
から出力されるノイズのため発生していたチャタリング
による。ビット同期検出回路等の誤動作が防止される効
果を有する。
第１図は本発明の一実施例の構成を示す回路図。
第２図は第１図の人力信号等の説明図、第３図は従来の
コンパレータの構成例を示す図、第４図は第３図を説明
する入出力波形図である。 １ ・・・周波数弁別器、３．１１・・・オペアンプ、
゛ ７ ・・ビット同期検出回路。
コンパレータの構成例を示す図、第４図は第３図を説明
する入出力波形図である。 １ ・・・周波数弁別器、３．１１・・・オペアンプ、
゛ ７ ・・ビット同期検出回路。
Claims (1)
- オペアンプの入出力間に接続するフィードバック抵抗器
の抵抗値を、受信信号を制御源として切換えるように形
成し、ヒステリシス幅を可変に構成したことを特徴とす
るヒステリシス・コンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171043A JPH0336813A (ja) | 1989-07-04 | 1989-07-04 | ヒステリシス・コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171043A JPH0336813A (ja) | 1989-07-04 | 1989-07-04 | ヒステリシス・コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0336813A true JPH0336813A (ja) | 1991-02-18 |
Family
ID=15916030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171043A Pending JPH0336813A (ja) | 1989-07-04 | 1989-07-04 | ヒステリシス・コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336813A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351222A (en) * | 1991-10-08 | 1994-09-27 | Fujitsu Limited | Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic |
| US20150050498A1 (en) * | 2012-04-10 | 2015-02-19 | Shin-Etsu Chemical Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
-
1989
- 1989-07-04 JP JP1171043A patent/JPH0336813A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351222A (en) * | 1991-10-08 | 1994-09-27 | Fujitsu Limited | Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic |
| US20150050498A1 (en) * | 2012-04-10 | 2015-02-19 | Shin-Etsu Chemical Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
| US9422403B2 (en) * | 2012-04-10 | 2016-08-23 | Shin-Etsu Chemicals Co., Ltd. | Water-absorbable silicone rubber particles and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080252367A1 (en) | Demodulator with Multiple Operating Modes for Amplitude Shift Keyed Signals | |
| JPS6223235A (ja) | ダイバ−シチ受信無線機 | |
| GB2095064A (en) | Level-crossing point detection circuit | |
| US3784848A (en) | Detector circuit with automatic sensitivity control and post detection filtering for touch control circuitry | |
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| IE54648B1 (en) | A differential signal receiver | |
| JP3623624B2 (ja) | ヒステリシスコンパレータ | |
| JP2693198B2 (ja) | 伝送線の上のスイツチの状態検出装置 | |
| JPH0276317A (ja) | 電圧比較回路 | |
| JP2578948B2 (ja) | 位相検出回路 | |
| JPH01205610A (ja) | 光受信回路 | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| JPS63136726A (ja) | 線路不平衡補正装置 | |
| JPH084753Y2 (ja) | テレビジョン受像機のａｆｔ回路 | |
| JP2744997B2 (ja) | 高感度磁束計 | |
| JPS6324661Y2 (ja) | ||
| JPS58218658A (ja) | 電流検出回路 | |
| JPS6363208A (ja) | Ａｍ受信機 | |
| SU972524A1 (ru) | Амплитудный селектор | |
| JPH01307343A (ja) | ディジタル復調装置 | |
| SU1091124A1 (ru) | Устройство дл допускового контрол напр жений | |
| JPS5816256Y2 (ja) | 信号圧縮伸長回路の検波回路 | |
| KR920004338Y1 (ko) | 음성다중 id 신호 검출 및 제어회로 | |
| SU1354391A1 (ru) | Усилительное устройство | |
| JPH0134488B2 (ja) |