JPH0337308B2 - - Google Patents
Info
- Publication number
- JPH0337308B2 JPH0337308B2 JP60181692A JP18169285A JPH0337308B2 JP H0337308 B2 JPH0337308 B2 JP H0337308B2 JP 60181692 A JP60181692 A JP 60181692A JP 18169285 A JP18169285 A JP 18169285A JP H0337308 B2 JPH0337308 B2 JP H0337308B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- coefficient
- glass
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
〔産業上の利用分野〕
本発明は、集積回路パツケージに係わり、特
に、基板に熱伝導性がよく、半導体素子の熱膨張
係数に近似した炭化ケイ素質セラミツクスを用い
た集積回路パツケージに関する。 〔従来の技術〕 セラミツクス質絶縁基板、キヤツプ及び封止ガ
ラスによつて気密に囲われた小室内に、半導体素
子並びに外部から導入されたリード端部と両者を
電気的に接続した接合部とを収容した構造からな
る集積回路パツケージは、今日広く実用に供せら
れている。 そのようなパツケージを用いた際の難点として
半導体素子に生じた熱の放熱特性が極めて悪いと
いうことである。このことは半導体素子の大容量
化、高集積化及び小型化を図るうえで大きな障害
となつている。従つて、集積回路パツケージにお
いて、半導体素子を接着する絶縁基板には、電気
絶縁性とともに優れた熱伝導性を有することが要
求される。また、シリコンを用いた集積回路を接
着するために、基板用材料としては、熱膨張係数
がシリコンに近似することが望まれる。 このような要求を満足する材料として、炭化ケ
イ素質セラミツクスがある。それを絶縁基板とし
て、熱放散性の良好な集積回路パツケージの製作
を可能にした（特開昭59−134852、特開昭60−
66843）。 〔発明が解決しようとする問題点〕 しかし、前記炭化ケイ素質基板の適用に関する
検討の進行に伴い、炭化ケイ素質基板に半導体素
子を搭載し、半導体素子に電気的リード端部を接
続し、これら、半導体素子とリード接続部をキヤ
ツプと封止ガラスによりパツケージをつくり、ガ
ラスを貫通して電気的リードを外部に取り出す集
積回路パツケージを作製したところ、封止ガラス
部、特にリード端子周辺のガラスに亀裂を生ずる
という問題を生じた。そして、この場合、半導体
素子が入つた小室内と外気とがつながるため、外
気中に含まれる水分が小室内に入り、動作不良に
つながる恐れがある。 〔問題点を解決するための手段〕 上記した封止ガラスに生ずる亀裂は、リード材
料の熱膨張率が大きいことに起因する熱応力によ
るものと考えられる。 そして、前記封止ガラス部のクラツク防止手段
として一般的に考えられるのは、封止ガラスと熱
膨張係数が合致したリード材料を用いることであ
るが、本発明者等の研究によれば、炭化ケイ素質
セラミツクスを基板として用いる本発明の対象と
なるパツケージの場合には、リード材料の熱膨張
係数をガラスの熱膨張係数のそれと合致させて
も、前記クラツクの防止には何等有効ではないこ
とが確認された。 そこで、本発明者等はさらに研究を進めた結
果、リード材料の熱膨張係数をガラスの熱膨張係
数を基準にして設定するのではなく、前記基板の
熱膨張係数を基準としてこれとほぼ同等かまたは
それ以下とすることにより、きわめて有効に前記
封止ガラス部のクラツクが防止されることを突き
止め、この新規な知見にもとづいて本発明を完成
するに到つたものである。 本発明は上記知見に基づき、リード材料の熱膨
張係数を限定することにより、一層高い安定性と
信頼性を有する集積回路パツケージを提供するも
のであつて、その特徴は炭化ケイ素質基板、キヤ
ツプ及び封止ガラスによつて気密に囲われた小室
内に、該基板上に載置された半導体素子と該室外
から封止ガラスを貫通して導入されたリードから
なる集積回路パツケージにおいて、リード材料の
熱膨張係数を基板の熱膨張係数とほぼ同等かまた
はそれ以下、さらに具体的には、40×10-7／℃以
下に限定することにある。 ここで、本発明で用いられる基板材料は実質的
に炭化ケイ素からなるセラミツクス基板である。
特に、ベリリウム及びベリリウム化合物のうちか
ら選ばれた少なくとも１種をベリリウム量にして
0.05〜５重量％を含む炭化ケイ素セラミツクスが
適する。その熱膨張係数は35〜40×10-7／℃であ
る。キヤツプに用いる材料はムライト質セラミツ
クス、炭化ケイ素質セラミツクス、ジルコン質セ
ラミツクス、窒化ケイ素質セラミツクスなどが使
われ、その熱膨張係数は35〜50×10-7／℃を有す
る材料に限定される。また、封止ガラスとして
は、熱膨張係数が45〜55×10-7／℃に限定され、
しかも、封止温度が470℃以下に限定された低融
点ガラスである。封止温度が限定される理由は、
基板の上に接合された半導体素子が、封止作業温
度が470℃以上の高温になると、半導体の電極に
用いられているAl等が半導体のPn接合部に拡散
し、劣化をおこすためである。このように低温で
接着作業ができ、熱膨張係数が炭化ケイ素質セラ
ミツクスに近似したガラスはない。このため、低
融点の硼ケイ酸鉛系ガラスに負の熱膨張係数をも
つチタン酸鉛またはβ−ユークリプタイト等のフ
イラーをガラスに混合して、熱膨張係数を小さく
している。しかし、これらフイラを多量に入れる
とガラスの流動性が悪くなるためガラスの熱膨張
係数は45〜55×10-7／℃に限定される。 上記に示すような材料を組み合わせて第１図に
示すような炭化ケイ素質セラミツクスを基板とし
て用い熱処理によりガラスでパツケージを作製す
る際に、上記のようにこの封止ガラス部、特にリ
ード端子周辺のガラスにクラツクが入りやすいも
のであるが、前述のように本発明においては、リ
ード材料の熱膨張係数を基板の熱膨張係数とほぼ
同等またはそれ以下の40×10-7／℃以下にするこ
とにより、封止ガラスに貫通したクラツクを生じ
ない信頼性の優れたパツケージを作製することが
可能となるものである。そして、このようなクラ
ツク防止の効果は、リード材料の熱膨張係数を前
記のように限定することにより、封止ガラス中に
封入されたリード材料が、本来基板より大きい熱
膨張係数を有する封止ガラスのそれを基板の熱膨
張係数に近づける作用をするからであると考えら
れる。 このようなリード材料としてはコバール（Ni
−Co−Fe合金）がある。特にNi28.5〜30.0、
Co12.5〜14、C0.02以下、Si0.2以下、Mn0.8以下、
残りFe（wt％）の組成のコバールが適する。 〔実施例〕 第１図に本発明の集積回路パツケージの断面を
例示する。同図において炭化ケイ素質セラミツク
スからなる基板４の一方の面４ａ上の中央部に半
導体素子１が金属ソルダ層７によつて接着され、
同面上に封止ガラス層６によつて接着された複数
個のリード片３の一端３ａと該素子１との間はボ
ンデイングワイヤ２によつて電気的に接続されて
いる。リード片３の他端３ｂは、基板４の周縁か
ら外方に延びている。素子１、ボンデイングワイ
ヤ２及びリード片３の端部３ａは絶縁基板４とキ
ヤツプ５とによつて囲われ、該キヤツプ５と基板
４及びリード片３との間隙は封止ガラス層６を介
して気密に封着されている。 上記パツケージの構造において、キヤツプ材
料、ガラス材料及びリード材料をかえて、パツケ
ージを作製した。基板材料は熱膨張係数が35〜40
×10-7／℃をもつ炭化ケイ素質セラミツクスであ
る。特に、ベリリウムを0.05〜５重量％を含む、
抵抗率108Ω・cm以上の電気絶縁性と、熱伝導率
0.2〜0.7cal／cm・ｓ・℃の特性を持つ、炭化ケイ
素質セラミツクスが有効である。 このパツケージは以下の方法で作製される。ま
ず、炭化ケイ素基板の上に、半導体素子を接合す
るためのAuペーストを印刷、焼成して、基板上
に金属ソルダ層７を形成する。次に、炭化ケイ素
基板上に封止ガラス６を印刷し、焼成して、ガラ
スを基板につける。リード片３を封止ガラス層６
の上面に設置し、ガラスの軟化温度以上、例えば
450〜480℃に加熱して、リード片を接着する。半
導体素子１を基板上の金属ソルダ層７に設置し、
350〜450℃に加熱することにより金属ソルダ層７
を形成して、半導体素子を接着する。半導体素子
とリード片端子とをワイヤ２により電気的に接続
する。次に、封止ガラス６が付いたキヤツプ材５
を載せ、445〜460℃で加熱して、封止ガラスで封
着する。これにより集積回路パツケージが作製さ
れる。封止後及び−55〜150℃の冷熱サイクル20
回を試験後、ヘリウムリークテストにより、リー
ク量を測定し、パツケージの良品、不良品を判定
した。 第１表に、各種材料の組み合わせとパツケージ
の良品、不良品との判定結果を示す。
に、基板に熱伝導性がよく、半導体素子の熱膨張
係数に近似した炭化ケイ素質セラミツクスを用い
た集積回路パツケージに関する。 〔従来の技術〕 セラミツクス質絶縁基板、キヤツプ及び封止ガ
ラスによつて気密に囲われた小室内に、半導体素
子並びに外部から導入されたリード端部と両者を
電気的に接続した接合部とを収容した構造からな
る集積回路パツケージは、今日広く実用に供せら
れている。 そのようなパツケージを用いた際の難点として
半導体素子に生じた熱の放熱特性が極めて悪いと
いうことである。このことは半導体素子の大容量
化、高集積化及び小型化を図るうえで大きな障害
となつている。従つて、集積回路パツケージにお
いて、半導体素子を接着する絶縁基板には、電気
絶縁性とともに優れた熱伝導性を有することが要
求される。また、シリコンを用いた集積回路を接
着するために、基板用材料としては、熱膨張係数
がシリコンに近似することが望まれる。 このような要求を満足する材料として、炭化ケ
イ素質セラミツクスがある。それを絶縁基板とし
て、熱放散性の良好な集積回路パツケージの製作
を可能にした（特開昭59−134852、特開昭60−
66843）。 〔発明が解決しようとする問題点〕 しかし、前記炭化ケイ素質基板の適用に関する
検討の進行に伴い、炭化ケイ素質基板に半導体素
子を搭載し、半導体素子に電気的リード端部を接
続し、これら、半導体素子とリード接続部をキヤ
ツプと封止ガラスによりパツケージをつくり、ガ
ラスを貫通して電気的リードを外部に取り出す集
積回路パツケージを作製したところ、封止ガラス
部、特にリード端子周辺のガラスに亀裂を生ずる
という問題を生じた。そして、この場合、半導体
素子が入つた小室内と外気とがつながるため、外
気中に含まれる水分が小室内に入り、動作不良に
つながる恐れがある。 〔問題点を解決するための手段〕 上記した封止ガラスに生ずる亀裂は、リード材
料の熱膨張率が大きいことに起因する熱応力によ
るものと考えられる。 そして、前記封止ガラス部のクラツク防止手段
として一般的に考えられるのは、封止ガラスと熱
膨張係数が合致したリード材料を用いることであ
るが、本発明者等の研究によれば、炭化ケイ素質
セラミツクスを基板として用いる本発明の対象と
なるパツケージの場合には、リード材料の熱膨張
係数をガラスの熱膨張係数のそれと合致させて
も、前記クラツクの防止には何等有効ではないこ
とが確認された。 そこで、本発明者等はさらに研究を進めた結
果、リード材料の熱膨張係数をガラスの熱膨張係
数を基準にして設定するのではなく、前記基板の
熱膨張係数を基準としてこれとほぼ同等かまたは
それ以下とすることにより、きわめて有効に前記
封止ガラス部のクラツクが防止されることを突き
止め、この新規な知見にもとづいて本発明を完成
するに到つたものである。 本発明は上記知見に基づき、リード材料の熱膨
張係数を限定することにより、一層高い安定性と
信頼性を有する集積回路パツケージを提供するも
のであつて、その特徴は炭化ケイ素質基板、キヤ
ツプ及び封止ガラスによつて気密に囲われた小室
内に、該基板上に載置された半導体素子と該室外
から封止ガラスを貫通して導入されたリードから
なる集積回路パツケージにおいて、リード材料の
熱膨張係数を基板の熱膨張係数とほぼ同等かまた
はそれ以下、さらに具体的には、40×10-7／℃以
下に限定することにある。 ここで、本発明で用いられる基板材料は実質的
に炭化ケイ素からなるセラミツクス基板である。
特に、ベリリウム及びベリリウム化合物のうちか
ら選ばれた少なくとも１種をベリリウム量にして
0.05〜５重量％を含む炭化ケイ素セラミツクスが
適する。その熱膨張係数は35〜40×10-7／℃であ
る。キヤツプに用いる材料はムライト質セラミツ
クス、炭化ケイ素質セラミツクス、ジルコン質セ
ラミツクス、窒化ケイ素質セラミツクスなどが使
われ、その熱膨張係数は35〜50×10-7／℃を有す
る材料に限定される。また、封止ガラスとして
は、熱膨張係数が45〜55×10-7／℃に限定され、
しかも、封止温度が470℃以下に限定された低融
点ガラスである。封止温度が限定される理由は、
基板の上に接合された半導体素子が、封止作業温
度が470℃以上の高温になると、半導体の電極に
用いられているAl等が半導体のPn接合部に拡散
し、劣化をおこすためである。このように低温で
接着作業ができ、熱膨張係数が炭化ケイ素質セラ
ミツクスに近似したガラスはない。このため、低
融点の硼ケイ酸鉛系ガラスに負の熱膨張係数をも
つチタン酸鉛またはβ−ユークリプタイト等のフ
イラーをガラスに混合して、熱膨張係数を小さく
している。しかし、これらフイラを多量に入れる
とガラスの流動性が悪くなるためガラスの熱膨張
係数は45〜55×10-7／℃に限定される。 上記に示すような材料を組み合わせて第１図に
示すような炭化ケイ素質セラミツクスを基板とし
て用い熱処理によりガラスでパツケージを作製す
る際に、上記のようにこの封止ガラス部、特にリ
ード端子周辺のガラスにクラツクが入りやすいも
のであるが、前述のように本発明においては、リ
ード材料の熱膨張係数を基板の熱膨張係数とほぼ
同等またはそれ以下の40×10-7／℃以下にするこ
とにより、封止ガラスに貫通したクラツクを生じ
ない信頼性の優れたパツケージを作製することが
可能となるものである。そして、このようなクラ
ツク防止の効果は、リード材料の熱膨張係数を前
記のように限定することにより、封止ガラス中に
封入されたリード材料が、本来基板より大きい熱
膨張係数を有する封止ガラスのそれを基板の熱膨
張係数に近づける作用をするからであると考えら
れる。 このようなリード材料としてはコバール（Ni
−Co−Fe合金）がある。特にNi28.5〜30.0、
Co12.5〜14、C0.02以下、Si0.2以下、Mn0.8以下、
残りFe（wt％）の組成のコバールが適する。 〔実施例〕 第１図に本発明の集積回路パツケージの断面を
例示する。同図において炭化ケイ素質セラミツク
スからなる基板４の一方の面４ａ上の中央部に半
導体素子１が金属ソルダ層７によつて接着され、
同面上に封止ガラス層６によつて接着された複数
個のリード片３の一端３ａと該素子１との間はボ
ンデイングワイヤ２によつて電気的に接続されて
いる。リード片３の他端３ｂは、基板４の周縁か
ら外方に延びている。素子１、ボンデイングワイ
ヤ２及びリード片３の端部３ａは絶縁基板４とキ
ヤツプ５とによつて囲われ、該キヤツプ５と基板
４及びリード片３との間隙は封止ガラス層６を介
して気密に封着されている。 上記パツケージの構造において、キヤツプ材
料、ガラス材料及びリード材料をかえて、パツケ
ージを作製した。基板材料は熱膨張係数が35〜40
×10-7／℃をもつ炭化ケイ素質セラミツクスであ
る。特に、ベリリウムを0.05〜５重量％を含む、
抵抗率108Ω・cm以上の電気絶縁性と、熱伝導率
0.2〜0.7cal／cm・ｓ・℃の特性を持つ、炭化ケイ
素質セラミツクスが有効である。 このパツケージは以下の方法で作製される。ま
ず、炭化ケイ素基板の上に、半導体素子を接合す
るためのAuペーストを印刷、焼成して、基板上
に金属ソルダ層７を形成する。次に、炭化ケイ素
基板上に封止ガラス６を印刷し、焼成して、ガラ
スを基板につける。リード片３を封止ガラス層６
の上面に設置し、ガラスの軟化温度以上、例えば
450〜480℃に加熱して、リード片を接着する。半
導体素子１を基板上の金属ソルダ層７に設置し、
350〜450℃に加熱することにより金属ソルダ層７
を形成して、半導体素子を接着する。半導体素子
とリード片端子とをワイヤ２により電気的に接続
する。次に、封止ガラス６が付いたキヤツプ材５
を載せ、445〜460℃で加熱して、封止ガラスで封
着する。これにより集積回路パツケージが作製さ
れる。封止後及び−55〜150℃の冷熱サイクル20
回を試験後、ヘリウムリークテストにより、リー
ク量を測定し、パツケージの良品、不良品を判定
した。 第１表に、各種材料の組み合わせとパツケージ
の良品、不良品との判定結果を示す。
【表】
【表】
熱膨張係数が41×10-7／℃、43×10-7／℃のリ
ード材料を用いたNo.１、２、６、11及び12のパツ
ケージはいずれもヘリウムリーク不良をおこして
いる。本発明の熱膨張係数が39×10-7／℃以下の
リード材料を用いたパツケージはいずれもヘリウ
ムリーク不良がなく、良好である。尚、キヤツプ
材にアルミナ材料を用いたパツケージは、リード
材料が低熱膨張係数であつてもガラスにクラツク
を生ずる。 第２表も第１表と同様に構成材料をかえて作製
したパツケージのヘリウムリークテストによる良
品、不良品をみたものである。
ード材料を用いたNo.１、２、６、11及び12のパツ
ケージはいずれもヘリウムリーク不良をおこして
いる。本発明の熱膨張係数が39×10-7／℃以下の
リード材料を用いたパツケージはいずれもヘリウ
ムリーク不良がなく、良好である。尚、キヤツプ
材にアルミナ材料を用いたパツケージは、リード
材料が低熱膨張係数であつてもガラスにクラツク
を生ずる。 第２表も第１表と同様に構成材料をかえて作製
したパツケージのヘリウムリークテストによる良
品、不良品をみたものである。
【表】
以上説明したように、本発明によれば、炭化ケ
イ素質セラミツクスを基板に用いた集積回路パツ
ケージにおいて、所定の冷熱サイクルテストにさ
らしても封止ガラスに亀裂が生じないものが得ら
れるという顕著な効果を奏するものである。
イ素質セラミツクスを基板に用いた集積回路パツ
ケージにおいて、所定の冷熱サイクルテストにさ
らしても封止ガラスに亀裂が生じないものが得ら
れるという顕著な効果を奏するものである。
第１図〜第４図は、それぞれ本発明の集積回路
パツケージの異なる実施例の断面図である。 １……半導体素子、２……ボンデイングワイ
ヤ、３……リード片、４……基板（Sic）、５……
キヤツプ、６……封止ガラス層、７……金属ソル
ダ層、シリコン配線基板、９……冷却フイン、１
０……接着剤、１１……フランジ、１２……はん
だ、１３……配線。
パツケージの異なる実施例の断面図である。 １……半導体素子、２……ボンデイングワイ
ヤ、３……リード片、４……基板（Sic）、５……
キヤツプ、６……封止ガラス層、７……金属ソル
ダ層、シリコン配線基板、９……冷却フイン、１
０……接着剤、１１……フランジ、１２……はん
だ、１３……配線。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板、キヤツプ及び封止ガラスによつて
気密に囲まれたケース内に、該絶縁基板に搭載さ
れた半導体素子と、該ケース内部に導入された電
気的リードの端部と、該半導体素子及び該電気的
リードの端部を接続する接続部とが収納されてい
る集積回路パツケージにおいて、該絶縁基板は熱
膨張係数が35〜40×10-7／℃である炭化ケイ素質
セラミツクスから成り、該キヤツプは熱膨張係数
が35〜50×10-7／℃であるセラミツクスから成
り、該封止ガラスは熱膨張係数45〜55×10-7／℃
のガラスから成り、該電気的リードは熱膨張係数
が40×10-7／℃以下である合金からなることを特
徴とする集積回路パツケージ。 ２ 封止ガラスは、封止作業温度が470℃以下で
ある低融点ガラスであることを特徴とする特許請
求の範囲第１項記載の集積回路パツケージ。 ３ 電気的リードは、Ni−Co−Fe合金であるこ
とを特徴とする特許請求の範囲第１項記載の集積
回路パツケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181692A JPS6243155A (ja) | 1985-08-21 | 1985-08-21 | 集積回路パッケ−ジ |
| US06/890,533 US4729010A (en) | 1985-08-05 | 1986-07-30 | Integrated circuit package with low-thermal expansion lead pieces |
| EP86305894A EP0211618B1 (en) | 1985-08-05 | 1986-07-31 | Integrated circuit package |
| DE8686305894T DE3672709D1 (de) | 1985-08-05 | 1986-07-31 | Integrierte schaltungspackung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181692A JPS6243155A (ja) | 1985-08-21 | 1985-08-21 | 集積回路パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6243155A JPS6243155A (ja) | 1987-02-25 |
| JPH0337308B2 true JPH0337308B2 (ja) | 1991-06-05 |
Family
ID=16105199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181692A Granted JPS6243155A (ja) | 1985-08-05 | 1985-08-21 | 集積回路パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243155A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02251166A (ja) * | 1989-03-24 | 1990-10-08 | Matsushita Electric Works Ltd | 表面実装用半導体パッケージ |
| JP2736456B2 (ja) * | 1989-11-27 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2736455B2 (ja) * | 1989-11-27 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2736459B2 (ja) * | 1989-11-30 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2736464B2 (ja) * | 1989-11-30 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2736451B2 (ja) * | 1989-11-27 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JP2736452B2 (ja) * | 1989-11-27 | 1998-04-02 | 京セラ株式会社 | 半導体素子収納用パッケージ |
-
1985
- 1985-08-21 JP JP60181692A patent/JPS6243155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243155A (ja) | 1987-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670771A (en) | Rectifier module | |
| EP0211618B1 (en) | Integrated circuit package | |
| JPH0455339B2 (ja) | ||
| JPS6066843A (ja) | 集積回路パツケ−ジ | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP2003142739A (ja) | 熱電装置 | |
| JPH0337308B2 (ja) | ||
| JPH0117258B2 (ja) | ||
| JPH0118583B2 (ja) | ||
| JPH11163002A (ja) | 半導体素子実装基板 | |
| JPS5831755B2 (ja) | 電気絶縁用基体 | |
| JP2005285885A (ja) | 半導体装置 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JPS61256746A (ja) | 半導体装置 | |
| JP2006060247A (ja) | 放熱基体およびその製造方法 | |
| JPH0794623A (ja) | 回路基板 | |
| JP3854206B2 (ja) | 半導体装置 | |
| JP2551228B2 (ja) | 半導体装置 | |
| JP2003188295A (ja) | 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板 | |
| JPH0525182B2 (ja) | ||
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JPS63215057A (ja) | 半導体装置の製造方法 | |
| JPH0464243A (ja) | 半導体装置 |