JPH0337330B2

JPH0337330B2 -

Info

Publication number: JPH0337330B2
Application number: JP6370686A
Authority: JP
Inventors: Osamu Ichoshi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-03-20
Filing date: 1986-03-20
Publication date: 1991-06-05
Also published as: JPS62220014A

Description

【発明の詳細な説明】

（産業上の利用分野）本発明は多種類のデータ速度からなる受信信号
の再生を行う同記復調回路に用いるチヤネルフイ
ルタに関する。（発明の背景）近年、小形地球局の普及に伴ない衛星を介した
事業用デイジタル通信の実用化が急務の課題にな
つている。事業用デイジタル通信はデイジタル方
式の特徴を活かして送信するデータの速度を信号
の種類に応じて多種多様のもとすることによつ
て、多様な要求に応えようとするものである。この場合、データ速度が多種類となる受信信号
の再生を行う同期復調回路にはチヤネルフイルタ
が必要であるが、このチヤネルフイルタは例えば
第４図に示す如く構成することが考えられる。第４図において、このチヤネルフイルタは、同
記復調回路を構成する復調回路１およびキヤリア
再生回路２と、復調回路１の出力側に並列接続さ
れるｎ個のアナログローパスフイルタ３ａ、同３
ｂ、…、同３ｎと、各アナログローパスフイルタ
の出力側に接続されるＡ／Ｄ変換器４ａ、同４
ｂ、…、同４ｎとで構成される。受信信号ａはｎ種類のデータ速度の信号を取り
得る。各データ速度の信号は例えば位相変調
（Phase Shift Keying）に係るものである。この
受信信号ａは復調回路１をキヤリア再生回路２へ
それぞれ入力される。キヤリア再生回路２は受信信号ａから搬送波を
抽出再生し、その再生搬送波ｂを復調回路１へ出
力する。その結果、復調回路１では再生搬送波ｂ
の位相を基準位相として受信信号ａについて復調
処理をし、基底帯域のアナログ復調信号ｃをｎ個
のアナログローパスフイルタ３ａ、同３ｂ、…、
同３ｎへそれぞれ出力する。ｎ個のアナログローパスフイルタ３ａ、同３
ｂ、…、同３ｎはそれぞれ対応するデータ速度の
信号についてろ波処理をすべくその通過帯域が予
め設定されているので、復調信号ｃ、つまり、ｎ
種類のデータ速度のうち１つのデータ速度の信号
は対応するアナログローパスフイルタでろ波処理
され、後続するＡ／Ｄ変換器へ入力する。Ａ／Ｄ変換器４ａはサンプリング周波数がf₁の
サンプルパルスで、Ａ／Ｄ変換器４ｂはサンプリ
ング周波数がf₂のサンプルパルスで、同様にＡ／
Ｄ変換器４ｎはサンプリング周波数がf_oのサンプ
ルパルスでそれぞれ入力信号を標本化しデイジタ
ル信号に変換して出力する。ここに、サンプリン
グ周波数f₁、同f₂…、同f_oはそれぞれ入力信号の
最高周波数の２倍以上の周波数である。（発明が解決しようとする問題点）しかしながら、このように複数個のアナログロ
ーパスフイルタを用いてチヤネルフイルタを構成
する場合には次の如き種々の問題点がある。即ち、所望の波特性を得るためには抵抗、コン
デンサ、インダクタンス等の回路定数を設定し、
実際の信号試験による調整が必要であるが、複数
個のアナログローパスフイルタはそれぞれろ波特
性が異なるものであるから、多大な工数を要し、
作業性が悪い。また、回路素子は抵抗、コンゼンサ、コイル、
OPアンプ等の個別部品からなるので、経時変化
による特性変化があり、所望のろ波特性を安定的
に保持させることが困難であるとともに、小形化
が困難である。さらに、各アナログローパスフイルタのろ波特
性は固定的に設定するものであるから、融通性を
欠き、処理可能なデータ速度の種類は極めて限ら
れたものとなり、事業用デイジタル通信には全く
不向きであると言える。本発明はこのような問題点に鑑みなされたもの
で、その目的は極めて多くの種類のデータ速度の
信号を扱う事業用デイジタル通信の受信系に好適
なチヤネルフイルタを提供することにある。（問題点を解決するための手段）本発明のチヤネルフイルタは前記目的を達成す
るために次の如く構成を有する。即ち、本発明のチヤネルフイルタは、多種類の
データ速度を取り得る受信信号の基底帯域アナロ
グ復調信号についてろ波処理を行うチヤネルフイ
ルタであつて；このチヤネルフイルタは、前記復
調信号の最高周波数帯域をその通過帯域とするア
ナログローパスフイルタと；前記復調信号の最高
周波数の２倍以上の周波数のサンプパルスを発生
するサンプパルス発生器と；前記アナログローパ
スフイルタを通過した前記復調信号を前記サンプ
ルパルスに従つて標本化しデイジタル信号に変換
するＡ／Ｄ変換器と；このＡ／Ｄ変換器の出力段
に縦続接続されその最終段から所望のデータ速度
の信号を出力するデイジタルローパスフイルタ列
と；で構成され、前記デイジタルローパスフイル
タ列の各デイジタルローパスフイルタは、外部か
ら所定値m_i（ｉは接続順序番号、m_iはｉ番目のデ
イジタルローパスフイルタの入出力信号のサンプ
ル速度比（自然数））が与えられ、その所定値m_i
に従つて選択したフイルタ係数を用いて入力する
信号の周波数帯域を2m_i分の１に帯域制限する帯
域制限部と；この帯域制限部の出力を入力信号周
波数をm_i分の１したサンプルパルスで標本化し
て出力するサンプラと；からなることを特徴とす
る。（作用）次に、前記の如く構成される本発明のチヤネル
フイルタの作用を説明する。アナログローパスフイルタは、Ａ／Ｄ変換器の
サンプリングにおいて信号歪を生じないように受
信信号の基底帯域アナログ復調信号について予め
ろ波処理を行うものであつて、前記復調信号の最
高周波数帯域をその通過帯域とする。サンプルパルス発生器は前記復調信号の最高周
波数の２倍以上の周波数のサンプルパルスを発生
し、それをＡ／Ｄ変換器へ出力する。Ａ／Ｄ変換器は、前記アナログローパスフイル
タを通過した前記復調信号を前記サンプルパルス
に従つて標本化しデイジタル信号に変換する。このＡ／Ｄ変換器には例えばｋ段縦続接続のデ
イジタルローパスフイルタ列が後置される。な
お、受信信号として取り得るデータ速度の数を
「ｎ」とすると、ｋ＜ｎである。このデイジタルローパスフイルタ列の接続順序
番号をｉ（ｉ＝１、２、…、ｋ）、ｉ番目のデイジ
タルローパスフイルタの入出力信号のサンプル速
度比をm_i（自然数値をとる）とすると、各デイジ
タルローパスフイルタには外部から所定値m_iが
与えられるが、第ｉ番目のデイジタルローパスフ
イルタは、まず帯域制限部が所定値m_iに従つて
選択したフイルタ係数を用いて入力する信号の周
波数帯域を2m_i分の１に帯域制限し、次いでサン
プラがこの帯域制限部の出力を入力信号周波数を
m_i分の１したサンプルパルスで標本化して出力
する。従つて最終段の出力におけるサンプル速度
はm₁・m₂・……・m_i・……・m_k分の１となる。
つまり、外部から与えられる所定値m_iはいわゆ
る間引値となつているのであり、これによりろ波
しようとする受信信号のデータ速度に応じて帯域
特性を可変制御しているのである。その結果、必
要とされているデイジタルローパスフイルタの個
数は受信信号として取り得るデータ速度の数より
も少ない数で良いということになる。なお、各デ
イジタルローパスフイルタの帯域制限部は非巡回
型フイルタあるいは巡回型フイルタで構成され
る。従つて、本発明のチヤネルフイルタによれば、
各デイジタルローパスフイルタに与える所定値
m_iを適宜設定することによつて極めて多くの種
類のデータ速度に対して柔軟に対応することが非
常に容易となる。また、各デイジタルローパスフ
イルタは同一構成のデイジタル回路からなるの
で、LSI化が可能であり大幅な小型化ができ、経
時変化による特性変化の要因となるコイル等の個
別部品を使用しないので、得られるろ波特性は安
定的に維持されることになる。故に、本発明によ
れば、多種類のデータ速度の信号を扱う事業用デ
イジタル通信の受信系に好適なチヤネルフイルタ
が実現でき、事業用デイジタル通信の実用化への
道が大きく開かれることになる。（実施例）以下、本発明の実施例を添付図面を参照して説
明する。第１図は本発明の一実施例に係るチヤネルフイ
ルタの構成を示す。なお、第４図に示したチヤネ
ルフイルタと同一構成要素には同一名称・符号を
付してある。このチヤネルフイルタは、復調回路１およびキ
ヤリア再生回路２からなる同記復調回路と、アナ
ログローパスフイルタ３と、Ａ／Ｄ変換器４と、
サンプルパルス発生器５と、ｋ段縦続接続のデイ
ジタルローパスフイルタ列６とで基本的に構成さ
れる。受信信号ａは前述したようにｎ種類のデータ速
度の信号を取り得る。各データ速度の信号は例え
ば位相変調（Phase Shift Keying）に係るもの
である。この受信信号ａは復調回路１をキヤリア
再生回路２へそれぞれ入力される。キヤリア再生回路２は受信信号ａから搬送波を
抽出再生し、その再生搬送波ｂを復調回路１へ出
力する。その結果、復調回路１では再生搬送波ｂ
の位相を基準位相として受信信号ａについて復調
処理をし、基底帯域のアナログ復調信号ｃをアナ
ログローパスフイルタ３へ出力する。アナログローパスフイルタ３は前記復調信号ｃ
の最高周波数帯域をその通過帯域として該復調信
号ｃについてろ波処理を行う。サンプルパルス発生器５は前記復調信号の最高
周波数の２倍以上の周波数のサンプルパルスを発
生し、それをＡ／Ｄ変換器４へ出力する。Ａ／Ｄ変換器４は前記アナログローパスフイル
タ３を通過した前記復調信号ｃを前記サンプルパ
ルスに従つて標本化しデイジタル信号に変換し、
それをデイジタルローパスフイルタ列６へ出力す
る。デイジタルローパスフイルタ列６は縦続接続さ
れたｋ個のデイジタルローパスフイルタからな
り、各デイジタルローパスフイルタが外部から与
えられる所定値m_i（ｉは接続の順序番号）によつ
て制御されることによつて最終段のデイジタルロ
ーパスフイルタ６ｋから所望のデータ速度の信号
が出力されるようになつている。この所定値m_i
はｉ番目のデイジタルローパスフイルタの入出力
信号のサンプル速度の比を示す。なお、ｋは受信
信号として取り得るデータ速度の数ｎよりも小さ
い数である。次に、各デイジタルローパスフイルタについて
説明する。第２図は本発明の一実例に係るデイジ
タルローパスフイルタを示す。このデイジタルローパスフイルタは帯域制限部
２１（この実施例ではいわゆる非巡回型（Finite
Impulse Response：FIR）フイルタで構成して
ある。）とサンプラ２２とからなる。帯域制限部
２１は入力信号OUT_i-1を１ビツト単位に遅延さ
せるＭ段の信号遅延回路２１１と、外部設定され
る所定値m_iを受けてFIRフイルタのタツプ係数を
出力する係数メモリ２１３と、信号遅延回路２１
１の各出力と係数メモリ２１３の各出力について
対応する出力同士を乗算するＭ個の乗算器２１２
_１〜２１２_Mと、Ｍ個の乗算器２１２₁〜２１２_Mの
各出力を受けてそれらを加算しサンプラ２２へ出
力する加算器２１４とで構成され、加算器２１４
の出力は入力信号OUT_i-1について（入力信号周
波数）／2m_iの帯域制限を施したものとなる。ここで、入力信号OUT_i-1の周波数は前段にお
けるサンプリング周波数であり、例えば第１のデ
イジタルローパスフイルタ６₁で言えばＡ／Ｄ変
換器４におけるサンプリング周波数f_sである。つ
まり、第１のデイジタルローパスフイルタ６₁の
入力信号（OUT₀とする）はアナログローパスフ
イルタ３においてf_s／２の帯域制限されたものに
ついてサンプリング周波数f_sで標本化されたもの
であるから、入力信号OUT₀の信号スペクトル
は、第３図Ａに示す如く、f_s／２で折り返された
ものとなる。そして、この第１のデイジタルロー
パスフイルタ６₁の帯域制限部２１では、f_s／2m₁
の帯域制限処理を施すので、m₁＝２とすると、
加算器２１４の出力は、第３図Ｂに示す如く、
f_s／４に帯域制限されたものとなる。また、サンプラ２２は所定値m_iが入力されて
いるので、（入力信号周波数）／m_iなる周波数の
サンプルパルスを形成し、このサンプルパルスで
加算器２１４の出力を標本化し所定サンプル速度
の信号OUT_iを出力する。前述と同様に、第１の
デイジタルローパスフイルタ６₁で言えば、入力
信号周波数はf_sで、m₁＝２であるから、サンプラ
２２におけるサンプリング周波数はf_s／２となる
ので、サンプラ２２の出力は第３図Ｃに示す如く
になり、折り返し雑音の発生原因となるスペクト
ルの重なりを防止できる。なお、次段の第２のデイジタルローパスフイル
タ６₂の入力信号周波数はf_s／２となり、これが
そのサンプラ２２で１／m₂のサンプリング周波
数となるから、m₂＝２とするとここでのサンプ
リング周波数はf_s／４となる。従つて、最終段のデイジタルローパスフイルタ
６ｋにおけるサンプリング周波数f_kは f_k＝f_s／m₁・m₂・…・m_i・…・m_k となり、これはｋ個のデイジタルローパスフイル
タ６全体の周波数帯域幅を規定するものである。
つまり、m_iはいわゆる間引値となつているので
あり、各m_iを設定することによつて少ない数の
デイジタルローパスフイルタで極めて多くの種類
のデータ速度に容易に対応できることが解る。以
下、具体例を挙げて説明する。第２図において、係数メモリ２１３には外部か
ら所定値m_iが入力するが、この所定値m_iはm_i＝
１、２、３、…の各値をとることができる。この
ときには、係数メモリ２１３にそれぞれの値m_i
に対応したタツプ係数を格納し、１つのデイジタ
ルフイルタで複数のサンプル速度比が扱えるよう
にする。なお、m_i＝１とは、サンプル速度比が
１であるから、入力信号がそのまま出力されるこ
とを意味する。今、各デイジタルローパスフイルタでは、m_i
＝１、２、３、４、５なる値を設定できるものと
する。m_iが余りに大きいと所要タツプ数が多く
なつてしまうが、m_i＝５ぐらいまでなら支障は
ない。そのようなデイジタルローパスフイルタを
２段縦続接続することによつて5²＝25通りのデー
タ速度に対応できるのである。例えば、よく使われるデータ速度としては、
64kbps、48kbps、32kbps、24kbps、16kbps、
9.6kbps、8kbpsがある。アナログローパスフイ
ルタ３の通過帯域は固定であるが、最高データ速
度64kbpsを通すため通過帯域を100kHzとすると、
Ａ／Ｄ変換器４のサンプリング周波数f₂はその２
倍の200kHz以上の所定値となる。この条件下で
以上のデータ速度に対応できるチヤネルフイルタ
は次のようにして実現できる。

【表】

【表】即ち、受信信号のデータ速度が64kbpsのとき
は、m₁＝２、m₂＝２とし、また、48kbpsのとき
はm₁＝３、m₂＝２とするものである。（発明の効果）以上詳述したように、本発明のチヤネルフイル
タによれば、受信信号の基底帯域アナログ復調信
号をその最高周波数の２倍以上のサンプリング周
波数で標本化するＡ／Ｄ変換器の後段に縦続接続
されその最終段から所望のデータ速度の信号を出
力するデイジタルローパスフイルタ列を設け、各
デイジタルローパスフイルタを入出力信号のサン
プル速度の比m_iを適宜設定して制御しろ波しよ
うとする受信信号のデータ速度に応じて帯域特性
を可変できるようにしたので、受信信号が多種類
のデータ速度の信号を取り得る場合において、そ
のデータ速度の数よりも少ない数のデイジタルロ
ーパスフイルタを用いて各データ速度の信号を無
調整で容易にろ波出力することができる。このと
き、各デイジタルローパスフイルタは同一構成の
デイジタル回路からなるので、LSI化が可能であ
り大幅な小型化ができ、経時変化による特性変化
の要因となるコイル等の個別部品を使用しないの
で、得られるろ波特性は安定的に維持されること
になる。故に、本発明によれば、多種類のデータ速度の
信号を扱う事業用デイジタル通信の受信系に好適
なチヤネルフイルタが実現でき、事業用デイジタ
ル通信の実用化への道が大きく開かれることにな
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係るチヤネルフイ
ルタの構成ブロツク図、第２図は本発明の一実施
例に係るデイジタルローパスフイルタの構成ブロ
ツク図、第３図は代表例として第１のデイジタル
ローパスフイルタのろ波動作を示す特性図、第４
図は従来技術で構成した場合のチヤネルフイルタ
のブロツク構成図である。１……復調回路、２……キヤリア再生回路、３
……アナログローパスフイルタ、４……Ａ／Ｄ変
換器、５……サンプルパルス発生器、６……デイ
ジタルローパスフイルタ列、２１……帯域制限
部、２２……サンプラ。

Claims

【特許請求の範囲】

１多種類のデータ速度を取り得る受信信号の基
底帯域アナログ復調信号についてろ波処理を行う
チヤネルフイルタであつて；このチヤネルフイル
タは、前記復調信号の最高周波数帯域をその通過
帯域とするアナログローパスフイルタと；前記復
調信号の最高周波数の２倍以上の周波数のサンプ
ルパルスを発生するサンプルパルス発生器と；前
記アナログローパスフイルタを通過した前記復調
信号を前記サンプルパルスに従つて標本化しデイ
ジタル信号に変換するＡ／Ｄ変換器と；このＡ／
Ｄ変換器の出力段に縦続接続されその最終段から
所望のデータ速度の信号を出力するデイジタルロ
ーパスフイルタ列と；で構成され、前記デイジタ
ルローパスフイルタ列の各デイジタルローパスフ
イルタは、外部から所定値m_i（ｉは接続順序番
号、m_iはｉ番目のデイジタルローパスフイルタ
の入出力信号のサンプル速度比（自然数））が与
えられ、その所定値m_iに従つて選択したフイル
タ係数を用いて入力する信号の周波数帯域を2m_i
分の１に帯域制限する帯域制限部と；この帯域制
限部の出力を入力信号周波数をm_i分の１したサ
ンプルパルスで標本化して出力するサンプラと；
からなることを特徴とするチヤネルフイルタ。