JPH0337722A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0337722A JPH0337722A JP1173279A JP17327989A JPH0337722A JP H0337722 A JPH0337722 A JP H0337722A JP 1173279 A JP1173279 A JP 1173279A JP 17327989 A JP17327989 A JP 17327989A JP H0337722 A JPH0337722 A JP H0337722A
- Authority
- JP
- Japan
- Prior art keywords
- register
- code
- contents
- flag
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 101100102503 Caenorhabditis elegans ver-3 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特にレジスタ間のデータ
移送時間を短縮する情報処理装置に関する。
移送時間を短縮する情報処理装置に関する。
従来技術
レジスタファイルのよ′うな汎用レジスタ群を採用した
従来の情報処理装置において、レジスタＢＯのデータを
レジスタＡＯに移送するようなレジスタ間移送命令の実
行サイクルは以下の通りである。
従来の情報処理装置において、レジスタＢＯのデータを
レジスタＡＯに移送するようなレジスタ間移送命令の実
行サイクルは以下の通りである。
まず、転送元レジスタのデータの続出のために少なくと
もＩＴ、そのデータを転送先レジスタに書込むめに少な
くともＩＴｌすなわち最善の場合でも２Ｔを必要として
いた。
もＩＴ、そのデータを転送先レジスタに書込むめに少な
くともＩＴｌすなわち最善の場合でも２Ｔを必要として
いた。
この−例の基本的な動作について図を参照して説明する
。第７図を参照すると、あるサイクルでレジスタファイ
ル６から対象となる転送元レジスタのデータが出力レジ
スタ７に保持される。次のサイクルで、出力レジスタ７
に現在保持されているデータがレジスタファイル６内の
対象となる転送先レジスタに移送され保持される。従っ
て、レジスタ間移送命令の実行に少なくとも２マシンサ
イクル必要とするため、情報処理装置における処理速度
を低下させるという欠点がある。
。第７図を参照すると、あるサイクルでレジスタファイ
ル６から対象となる転送元レジスタのデータが出力レジ
スタ７に保持される。次のサイクルで、出力レジスタ７
に現在保持されているデータがレジスタファイル６内の
対象となる転送先レジスタに移送され保持される。従っ
て、レジスタ間移送命令の実行に少なくとも２マシンサ
イクル必要とするため、情報処理装置における処理速度
を低下させるという欠点がある。
発明の目的
本発明の目的はレジスタ間移送命令の実行時間を短縮す
るようにした情報処理装置を提供することである。
るようにした情報処理装置を提供することである。
発明の構成
本発明による情報処理装置は、複数のレジスタからなる
レジスタ群（以下レジスタファイル）と、このレジスタ
ファイルの各レジスタの内容が有効か否かを示す有効フ
ラグを格納する有効フラグ保持手段（以下有効無効記憶
装置）と、前記レジスタファイルの各レジスタに対応し
たレジスタコード、該各レジスタの内容が他のレジスタ
を参照しているか否かを示す参照フラグ、および前記レ
ジスタの内容が他のレジスタに参照されているか否かを
示す被参照フラグを保持するレジスタコード保持手段（
以下レジスタコード記憶装置）と、レジスタ間転送命令
およびこのレジスタ間転送命令以外のレジスタ更新命令
において前記有効無効記憶装置の状態または転送先レジ
スタに対応するレジスタコード記憶装置の参照フラグお
よび被参照フラグに応じて書込動作を制御する書込制御
手段（以下書込制御回路）と、対象レジスタに対応する
前記レジスタコード記憶装置に記憶されているレジスタ
コードで示されるレジスタの内容を前記レジスタファイ
ルから読出す続出制御手段（以下続出制御回路）とを含
む構成である。
レジスタ群（以下レジスタファイル）と、このレジスタ
ファイルの各レジスタの内容が有効か否かを示す有効フ
ラグを格納する有効フラグ保持手段（以下有効無効記憶
装置）と、前記レジスタファイルの各レジスタに対応し
たレジスタコード、該各レジスタの内容が他のレジスタ
を参照しているか否かを示す参照フラグ、および前記レ
ジスタの内容が他のレジスタに参照されているか否かを
示す被参照フラグを保持するレジスタコード保持手段（
以下レジスタコード記憶装置）と、レジスタ間転送命令
およびこのレジスタ間転送命令以外のレジスタ更新命令
において前記有効無効記憶装置の状態または転送先レジ
スタに対応するレジスタコード記憶装置の参照フラグお
よび被参照フラグに応じて書込動作を制御する書込制御
手段（以下書込制御回路）と、対象レジスタに対応する
前記レジスタコード記憶装置に記憶されているレジスタ
コードで示されるレジスタの内容を前記レジスタファイ
ルから読出す続出制御手段（以下続出制御回路）とを含
む構成である。
実施例
次に本発明の一実施例について図面を参照して詳細に説
明する。
明する。
第１図を参照すると、本発明の一実施例は、汎用レジス
タをひとまとめにしたレジスタファイル１と、各レジス
タに対応した前記レジスタファイル１内のレジスタコー
ド２−１、各レジスタの内容が参照されているデータか
否かを示す参照フラグ２−２、および被参照フラグ２−
３を保持するレジスタコード記憶装置２と、レジスタフ
ァイル１内の各レジスタの内容が有効であるか無効であ
るかというフラグを有する有効無効記憶装置３と、レジ
スタ間転送命令およびこのレジスタ間転送命令以外のレ
ジスタ更新命令における書込動作を制御する書込制御回
路４と、レジスタの続出時にレジスタコード記憶装置２
を参照して対象となるレジスタのレジスタコード保持部
に保持されているレジスタコードで示されるレジスタの
内容をレジスタファイル１から読出す読出動作を制御す
る読出制御回路５とを含む。第３図にはこの読出動作が
示されている。
タをひとまとめにしたレジスタファイル１と、各レジス
タに対応した前記レジスタファイル１内のレジスタコー
ド２−１、各レジスタの内容が参照されているデータか
否かを示す参照フラグ２−２、および被参照フラグ２−
３を保持するレジスタコード記憶装置２と、レジスタフ
ァイル１内の各レジスタの内容が有効であるか無効であ
るかというフラグを有する有効無効記憶装置３と、レジ
スタ間転送命令およびこのレジスタ間転送命令以外のレ
ジスタ更新命令における書込動作を制御する書込制御回
路４と、レジスタの続出時にレジスタコード記憶装置２
を参照して対象となるレジスタのレジスタコード保持部
に保持されているレジスタコードで示されるレジスタの
内容をレジスタファイル１から読出す読出動作を制御す
る読出制御回路５とを含む。第３図にはこの読出動作が
示されている。
第２図および第４図を参照すると、レジスタ更新命令で
あってレジスタ間転送命令でないとき（ステップ１１お
よび１２）、有効フラグが全てセットされているか否か
が判定される（ステップ２０）。この判定ステップ２０
でいずれかの有効フラグがセットされていないと判定さ
れると、レジスタコード記憶装置２が参照され、転送先
レジスタの参照フラグと被参照フラグが共に０″である
か否かが判定される（ステップ２１）。この判定ステッ
プ２１で共に“Ｏ”でないときには、有効フラグがクリ
アされているレジスタが検出され、書込対象となったレ
ジスタにデータが書込まれ、有効フラグがセットされ、
そのレジスタコードが転送先レジスタコード保持部に格
納される（ステップ２２）。
あってレジスタ間転送命令でないとき（ステップ１１お
よび１２）、有効フラグが全てセットされているか否か
が判定される（ステップ２０）。この判定ステップ２０
でいずれかの有効フラグがセットされていないと判定さ
れると、レジスタコード記憶装置２が参照され、転送先
レジスタの参照フラグと被参照フラグが共に０″である
か否かが判定される（ステップ２１）。この判定ステッ
プ２１で共に“Ｏ”でないときには、有効フラグがクリ
アされているレジスタが検出され、書込対象となったレ
ジスタにデータが書込まれ、有効フラグがセットされ、
そのレジスタコードが転送先レジスタコード保持部に格
納される（ステップ２２）。
前記判定ステップ２１で共に“０”であるとき、または
前記ステップ２２で有効フラグが全てセットされている
と判定されたとき、転送先レジスタ保持部に保持されて
いるレジスタコードの示すレジスタにデータが書込まれ
る（ステップ２３）。
前記ステップ２２で有効フラグが全てセットされている
と判定されたとき、転送先レジスタ保持部に保持されて
いるレジスタコードの示すレジスタにデータが書込まれ
る（ステップ２３）。
これらステップ２２および２３における処理のあと、転
送先の参照フラグおよび被参照フラグの全てがクリアさ
れる（ステップ２４）。
送先の参照フラグおよび被参照フラグの全てがクリアさ
れる（ステップ２４）。
第２図を参照すると、レジスタ更新命令であり（ステッ
プ１１）、レジスタ間転送命令であり（ステップ１２）
、転送先レジスタに対応する前記レジスタコード保持手
段の参照により転送先レジスタの参照フラグおよび被参
照フラグがともにクリアされていれば（ステップ１３）
、以下の処理が行われる。
プ１１）、レジスタ間転送命令であり（ステップ１２）
、転送先レジスタに対応する前記レジスタコード保持手
段の参照により転送先レジスタの参照フラグおよび被参
照フラグがともにクリアされていれば（ステップ１３）
、以下の処理が行われる。
すなわち、対象となる以前から保持されていた転送先レ
ジスタコードの示すレジスタ内容の無効指示が有効無効
記憶装置３に与えられ、該転送先レジスタコードに対応
する有効フラグがクリアされる（ステップ１４）。次に
転送元レジスタコード保持部に保持されているレジスタ
コードが転送先レジスタコード保持部に格納され（ステ
ップ１５）、転送先レジスタの参照フラグがセットされ
る（ステップ１６）。最後に、転送先レジスタの被参照
フラグがセットされ参照フラグがクリアされる（ステッ
プ１７）。
ジスタコードの示すレジスタ内容の無効指示が有効無効
記憶装置３に与えられ、該転送先レジスタコードに対応
する有効フラグがクリアされる（ステップ１４）。次に
転送元レジスタコード保持部に保持されているレジスタ
コードが転送先レジスタコード保持部に格納され（ステ
ップ１５）、転送先レジスタの参照フラグがセットされ
る（ステップ１６）。最後に、転送先レジスタの被参照
フラグがセットされ参照フラグがクリアされる（ステッ
プ１７）。
第２図および第５図を参照すると、レジスタ更新命令で
あり（ステップ１１）、レジスタ間転送命令であり（ス
テップ１２）、転送先レジスタに対応する前記レジスタ
コード保持手段の参照により転送先レジスタの参照フラ
グまたは被参照フラグの少なくとも一方がクリアされて
いなければ（ステップ１３）、以下の処理が行われる。
あり（ステップ１１）、レジスタ間転送命令であり（ス
テップ１２）、転送先レジスタに対応する前記レジスタ
コード保持手段の参照により転送先レジスタの参照フラ
グまたは被参照フラグの少なくとも一方がクリアされて
いなければ（ステップ１３）、以下の処理が行われる。
すなわち、転送元レジスタに保持されているレジスタコ
ードが転送先レジスタコード保持部に保持される（ステ
ップ２５）。次に転送元レジスタの参照フラグがリセッ
トされるとともに転送元レジスタの被参照フラグがセッ
トされる（ステップ２４）。さらに、転送先レジスタの
参照フラグがセットされるとともに転送先レジスタの被
参照フラグがリセットされる（ステップ２７）。それか
ら、レジスタコード保持部が調べられどこにも登録され
ていないレジスタに対応する有効フラグが無効化される
（ステップ２８）。
ードが転送先レジスタコード保持部に保持される（ステ
ップ２５）。次に転送元レジスタの参照フラグがリセッ
トされるとともに転送元レジスタの被参照フラグがセッ
トされる（ステップ２４）。さらに、転送先レジスタの
参照フラグがセットされるとともに転送先レジスタの被
参照フラグがリセットされる（ステップ２７）。それか
ら、レジスタコード保持部が調べられどこにも登録され
ていないレジスタに対応する有効フラグが無効化される
（ステップ２８）。
次に本発明の一実施例において数ステップのレジスタ更
新命令の実行経過を図を参照して説明する。第６図を参
照すると、実行経過で注目すべきは、レジスタファイル
１の内容；有効無効記憶装置３における有効無効フラグ
；およびレジスタ記憶装置２のレジスタコード２−１、
参照フラグ２−２、および被参照フラグ２−３である。
新命令の実行経過を図を参照して説明する。第６図を参
照すると、実行経過で注目すべきは、レジスタファイル
１の内容；有効無効記憶装置３における有効無効フラグ
；およびレジスタ記憶装置２のレジスタコード２−１、
参照フラグ２−２、および被参照フラグ２−３である。
なお、ＲＯ，Ｒ１、Ｒ２およびＲ３はレジスタ名である
。
。
第６図（ａ）は初期状態であり、レジスタ名ＲＯ〜Ｒ３
のレジスタコードは０〜３である。また、有効無効フラ
グ３は全て“１”であ゛す、有効を意味する。参照フラ
グ２−２および被参照フラグ２−３は全てクリアされて
いる。
のレジスタコードは０〜３である。また、有効無効フラ
グ３は全て“１”であ゛す、有効を意味する。参照フラ
グ２−２および被参照フラグ２−３は全てクリアされて
いる。
この状態でレジスタＲ２のデータをレジスタＲ１にコピ
ーするＭＯＶＥ Ｒ１，Ｒ２命令の実行を考える。ま
ず、転送先レジスタ、すなわちＲ１の参照フラグ２−２
および被参照フラグ２−３が調べられる。するとどちら
もクリアされているので、転送先レジスタＲ２のレジス
タコード“２”がＲ１のレジスタコードとして登録され
、レジスタコード“１″のレジスタの有効無効フラグが
クリアされ、Ｒ１の参照フラグとＲ２の被参照フラグが
セットされて動作が終了する。その時の状態が（ｂ）で
ある。
ーするＭＯＶＥ Ｒ１，Ｒ２命令の実行を考える。ま
ず、転送先レジスタ、すなわちＲ１の参照フラグ２−２
および被参照フラグ２−３が調べられる。するとどちら
もクリアされているので、転送先レジスタＲ２のレジス
タコード“２”がＲ１のレジスタコードとして登録され
、レジスタコード“１″のレジスタの有効無効フラグが
クリアされ、Ｒ１の参照フラグとＲ２の被参照フラグが
セットされて動作が終了する。その時の状態が（ｂ）で
ある。
次にＭＯＶＥ Ｒ２，Ｒ３命令の実行を考える。
転送先レジスタＲ２の参照フラグおよび被参照フラグが
調べられる。この場合、被参照フラグがセットされてい
るのでＲ３のレジスタコード“３”がＲ２のレジスタコ
ードとして登録され、Ｒ３の被参照フラグがセットされ
、Ｒ２の参照フラグがセットされ、被参照フラグがクリ
アされて動作が終了する。この時の状態が（ｃ）である
。
調べられる。この場合、被参照フラグがセットされてい
るのでＲ３のレジスタコード“３”がＲ２のレジスタコ
ードとして登録され、Ｒ３の被参照フラグがセットされ
、Ｒ２の参照フラグがセットされ、被参照フラグがクリ
アされて動作が終了する。この時の状態が（ｃ）である
。
次に、例えばＭＥＭというデータをＲ３に格納するＭＯ
ＶＥ Ｒ３，ＭＥＭ命令の実行を考える。
ＶＥ Ｒ３，ＭＥＭ命令の実行を考える。
ここでは、転送先レジスタＲ３の被参照ビットがセット
されているので現在のレジスタＲ３のレジスタコード“
３”の内容は保存しておく必要がある。そこで、有効無
効フラグが調べられ無効化されているレジスタコードが
みつけられる。第６図（Ｃ）の状態ではレジスタコード
“１″が無効化されているので、レジスタコード′１＃
で示されるレジスタにデータＭＥＭが格納され、そのレ
ジスタコード′１″がレジスタＲ３のレジスタコ−ドと
して登録され、被参照フラグが無効化されて動作が終了
する。この時の状態が（ｄ）である。
されているので現在のレジスタＲ３のレジスタコード“
３”の内容は保存しておく必要がある。そこで、有効無
効フラグが調べられ無効化されているレジスタコードが
みつけられる。第６図（Ｃ）の状態ではレジスタコード
“１″が無効化されているので、レジスタコード′１＃
で示されるレジスタにデータＭＥＭが格納され、そのレ
ジスタコード′１″がレジスタＲ３のレジスタコ−ドと
して登録され、被参照フラグが無効化されて動作が終了
する。この時の状態が（ｄ）である。
発明の効果
本発明はレジスタファイル、このレジスタファイルを構
成する各レジスタの内容が有効か無効かを保持する装置
、各レジスタに対応したレジスタコードを保持し、各レ
ジスタに対する参照および被参照を示すフラグを保持す
る装置、レジスタの内容を書込む書込制御回路およびレ
ジスタコードを参照し対象レジスタの内容を読出す制御
回路を備えることにより、レジスタ間移送命令の実行時
間を短縮できるという効果がある。
成する各レジスタの内容が有効か無効かを保持する装置
、各レジスタに対応したレジスタコードを保持し、各レ
ジスタに対する参照および被参照を示すフラグを保持す
る装置、レジスタの内容を書込む書込制御回路およびレ
ジスタコードを参照し対象レジスタの内容を読出す制御
回路を備えることにより、レジスタ間移送命令の実行時
間を短縮できるという効果がある。
第１図は本発明の一実施例の溝底を示す図、第２図から
第５図は第１図の制御回路４および５の詳細な溝底を示
す図、第６図は本発明の一実施例の動作を説明するため
の図、第７図は従来の一例を示す図である。 主要部分の符号の説明 １・・・・・・レジスタフィル ２・・・・・・レジスタコード記憶装置２−１・・・・
・・レジスタコード ２−２・・・・・・参照フラグ ２−３・・・・・・被参照フラグ ３・・・・・・有効無効記憶装置 ４・・・・・・書込制御回路 ５・・・・・・続出制御回路
第５図は第１図の制御回路４および５の詳細な溝底を示
す図、第６図は本発明の一実施例の動作を説明するため
の図、第７図は従来の一例を示す図である。 主要部分の符号の説明 １・・・・・・レジスタフィル ２・・・・・・レジスタコード記憶装置２−１・・・・
・・レジスタコード ２−２・・・・・・参照フラグ ２−３・・・・・・被参照フラグ ３・・・・・・有効無効記憶装置 ４・・・・・・書込制御回路 ５・・・・・・続出制御回路
Claims (1)
- （１）複数のレジスタからなるレジスタファイル手段と
、 このレジスタファイル手段の前記複数のレジスタのそれ
ぞれの内容が有効か否かを示す有効フラグを格納する有
効フラグ格納手段と、 前記レジスタファイル手段の複数のレジスタのそれぞれ
に対応したレジスタコード、該レジスタのそれぞれの内
容が他のレジスタを参照しているか否かを示す参照フラ
グ、および該レジスタのそれぞれの内容が他のレジスタ
に参照されているか否かを示す被参照フラグを保持する
レジスタコード保持手段と、 レジスタ更新命令において前記有効フラグ格納手段に格
納された有効フラグまたは前記レジスタコード保持手段
に格納された参照および被参照フラグに応じて書込動作
を制御する書込制御手段と、前記レジスタコード保持手
段に格納されている対象レジスタのレジスタコードで示
されるレジスタの内容を前記レジスタファイル手段から
読出す読出制御手段とを含むことを特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173279A JPH0337722A (ja) | 1989-07-05 | 1989-07-05 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173279A JPH0337722A (ja) | 1989-07-05 | 1989-07-05 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0337722A true JPH0337722A (ja) | 1991-02-19 |
Family
ID=15957505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173279A Pending JPH0337722A (ja) | 1989-07-05 | 1989-07-05 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0337722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126449A1 (ja) | 2005-05-26 | 2006-11-30 | Nec Corporation | 情報処理装置および命令実行方法 |
| CN104049950A (zh) * | 2013-03-15 | 2014-09-17 | 英特尔公司 | 带有旁路多个实例化表的移动消除的系统和方法 |
-
1989
- 1989-07-05 JP JP1173279A patent/JPH0337722A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006126449A1 (ja) | 2005-05-26 | 2006-11-30 | Nec Corporation | 情報処理装置および命令実行方法 |
| US8271766B2 (en) | 2005-05-26 | 2012-09-18 | Nec Corporation | Intentionally delaying execution of a copy instruction to achieve simultaneous execution with a subsequent, non-adjacent write instruction |
| CN104049950A (zh) * | 2013-03-15 | 2014-09-17 | 英特尔公司 | 带有旁路多个实例化表的移动消除的系统和方法 |
| JP2014182803A (ja) * | 2013-03-15 | 2014-09-29 | Intel Corp | バイパスマルチプルインスタンス化テーブルを用いた移動除去のためのシステム及び方法 |
| CN104049950B (zh) * | 2013-03-15 | 2017-04-12 | 英特尔公司 | 带有旁路多个实例化表的移动消除的系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753743B2 (ja) | 先進のプロセッサにおけるメモリ・データ・エリアシング方法および装置 | |
| JP3776132B2 (ja) | マイクロプロセッサの改良 | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| US6449713B1 (en) | Implementation of a conditional move instruction in an out-of-order processor | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| JP2007087108A (ja) | 演算処理装置，情報処理装置，及びレジスタファイルの制御方法 | |
| JPH0337722A (ja) | 情報処理装置 | |
| JP4160705B2 (ja) | プロセッサ及びプロセッサシステム | |
| JP3211423B2 (ja) | 分岐命令実行方法および分岐命令実行装置 | |
| JPS6058487B2 (ja) | デ−タ処理装置 | |
| JPH03204030A (ja) | コンピュータ用プロセツサ | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| TW202340938A (zh) | 用於處理排序受限制存取操作之技術 | |
| JPH04365133A (ja) | プレロード命令実行装置及びプログラム修正装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH03119424A (ja) | 情報処理方式及び装置 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JP2005284647A (ja) | 並列処理装置、命令再試行方法、およびプログラム | |
| JPS58151671A (ja) | パタ−ン作成装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 |