JPH03119424A - 情報処理方式及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、メモリへのデータの書き込みに関するもので
ある。

（従来の技術） ＬＩＭＰ、　ＰＲＯＬＯＧ等の動的にデータのタイプが
定まる言語では、あるデータの値をアドレスとしてメモ
リの書き込みを行う場合に、まずそのデータ中のタグフ
ィールド等を用いて、そのデータが本当にメモリへのポ
インタであるかどうかを判定する必要がある。従来の情
報処理装置では、まずデータのタイプをタグフィールド
等を用いて判定した後、実際のメモリへの書き込みを行
っていた。

（発明が解決しようとする課題） 上述したように、従来の処理装置ではまずデータのタイ
プの判定を行った後に、データのタイプがメモリへのポ
インタである場合には、実際のメモリへの書き込みを行
っていたが、実際には、このような処理において多くの
場合、データのタイプはメモリへのポインタであり、デ
ータのタイプの判定は、例外処理等の比較的実行される
回数が少ない処理のために必要となっていた。このため
、実行される回数の多い処理の処理速度を低下させてい
た。

（課題を解決するための手段） 本発明の情報処理装置は、メモリへのデータの書き込み
と条件判断を同時に実行し、条件分岐判断結果に応じて
メモリへのデータの読み出しを実行または抑止する機能
を有する命令を持ち、また、命令のデコードおよびデコ
ード結果に応じて全体の制御を行う制御装置と、演算を
行う演算器と、前記演算器よりキャッシュメモリ装置内
でのデータの検索およびデータの格納が遅れて行われる
ことを利用して前記演算器の実行結果に応じてキャッシ
ュメモリ装置へのデータの書き込みを抑止することがで
きるキャッシュメモリ装置と、演算に用いられるデータ
を格納するレジスタファイルを含んで構成されることを
特徴とする。

（作用） パルプライン情報処理装置における条件分岐命令の実行
およびライト命令の実行の一例を第２図に示す。この例
におけるパイプライン処理は、Ｆステージ： 命令のキャッシュメモリ装置よりの読み出し、 Ｄステージ： 命令のデコードおよびレジスタファイルからのデータの
読み出し、 Ｅステージ： 前半：演算器による命令の実行およびキャッシュメモリ
装置内のメモリ読み出し 後半：キャッシュメモリ装置内でＥステージ前半に読み
出された値を用いて、キャツ シュヒツトｌミスヒツトの検出 Ｗステージ： レジスタファイルへの演算結果の書き込みおよびキャッ
シュメモリ装置へのデータの書き込み の４段である。

第２図（１）では、条件分岐命令たとえば、ｒ　ｂｒａ
ｎｃｈ−ｉｆ−ｔａｇ−ｎｏｔ−ｅｑｕａｌ　Ｒｉ、　
Ｃ０Ｎ５．　ｏｆｆｓｅｔ　Ｊでは、レジスタＲｉ中の
タグフィールドのイ直がＣ０Ｎ５でなければ分岐する。

分岐の条件判断はＥステージの前半で行われる。

第２図（２）では、ライト命令たとえば、ｒ　ｗｒｉｔ
ｅＲｉ、Ｒａｄｄｒ　Ｊでは、レジスタＲａｄｄｒの値
をアドレスとしてキャッシュメモリ装置へのデータの書
き込みが行われる。キャッシュメモリ装置内でのデータ
の読み出しがＥステージの前半で行われ、その値を用い
てキャッシュがヒツトしたかどうかの判断がＥステージ
の後半で行われる。その結果、値が正しくなければキャ
ッシュミスが発生し、必要に応じてキャッシュメモリの
内容が更新される。キャッシュメモリ装置内のメモリへ
の書き込みはＷステージで行われる。

第２図（３）に、上記の２つの命令を組み合わせた命令
の実行の様子を示す。

たとえば、命令ｒ　ｗｒｉｔｅ　＆　ｉｆ−ｔａｇ−ｎ
ｏｔ−ｅｑｕａｌ　Ｒｉ。

Ｒａｄｄｒ、　Ｃ０Ｎ５．　ｏｆｆｓｅｔＪでは、Ｒａ
ｄｄｒの値をアドレスとして、キャッシュメモリ装置へ
のデータの書き込みが行われるが、Ｒａｄｄｒの値のダ
グフィールドがＣ０Ｎ５でない場合には、ライト動作を
抑止する。この抑止は、Ｅステージ前半で発生した条件
判断結果を用いて、Ｅステージ後半で発生するキャッシ
ュミスによるキャッシュメモリの更新動作およびＷステ
ージのキャッシュ装置内メモリへの書き込みを抑止する
ことにより実行される。

このように条件判断処理と、キャッシュミスヒツトの検
出およびキャッシュメモリ装置内でのデータの格納の実
行されるステージが異なることを利用して、ライト命令
と条件分岐命令を同時に実行することによって処理を高
速化することができる。

（実施例） 以下、本発明の装置について図面を用いて詳細に説明す
る。

本発明の情報処理装置の一実施例を第１図に示す。第１
図においては、１０はレジスタファイル、２０は演算器
、３０はキャッシュメモリ装置、４０は全体の制御を行
う制御装置、５１および５２はレジスタファイル１０か
ら読み出された値を保持するラッチ、５３．５４は演算
器２０の演算結果を保持するラッチ、５５は演算器２０
の演算結果またはキャッシュメモリ装置３０から読み出
された値を保持するラッチである。

この実施例は第２図に対応しており以下のようにパイプ
ライン動作する。

制御装置４０においてＦステージおよびＤステージでの
命令のデコード、レジスタファイル１０においてＤステ
ージのレジスタファイルからのデータの読みだしおよび
Ｗステージでのデータの書きこみが行われる。

通常の演算命令の場合には、レジスタファイル１０から
読み出された値は、データ線１０１．１０２によりラッ
チ１（５１）とラッチ２（５２）に格納され、Ｅステー
ジ前半にデータ線１０３．１０４によって演算器２０に
与えられ処理が行われる。その結果はデータ線１０５に
よってラッチ３（５３）に格納される。この結果は次い
でデータ線１０６によってラッチ４（５４）に格納され
る（ここまでがＥステージである。）さらに、この値は
Ｗステージ前半にセレクタ１（６０）経由でラッチ５（
５５）に格納され、Ｗステージ後半でデータ線２００に
よってレジスタファイル１０に格納される。

分岐命令の場合には、演算器２０によって演算が行われ
るところまでは同様であるが、分岐判断の演算結果が信
号線１１０によって制御装置４０に与えられ分岐が行わ
れる。

ライト命令の場合には、レジスタファイル１０よりＤス
テージで読み出されたアドレスはデータ線１０２により
Ｄステージ中にキャッシュメモリ装置３０に与えられ、
Ｅステージ前半でキャッシュメモリ装置３０中のメモリ
の読み出しが行われ、Ｅステージ後半でキャッシュがヒ
ツトしたかどうかの検出が行われ、データの格納はＷス
テージ後半で行われる。

上記のライト命令と分岐命令の複合命令（第２図（３）
）を実行した場合には、まずレジスタファイル１０から
データ線１０２によってアドレスがキャッシュメモリ装
置３０に与えられるとともに、ラッチ２（５２）を経由
してデータ線１０４によって演算器２０に与えられる。

制御装置４０からの指示によって演算器２０で条件判断
が行われ、その結果が信号線１１０によってキャッシュ
メモリ装置３０と制御装置４０に送られ、条件判断の結
果に応じてキャッシュミスヒツトによるデータ更新操作
およびキャッシュメモリ装置３０へのデータの格納が抑
止される。

以上本発明の一実施例について述べたが本発明はこの実
施例にのみ限定されるものではなく、パイプラインの有
無、パイプラインの段数、各ステージで実行される処理
内容が異なっていても基本的実施方法は変わらない。

（発明の効果） 本発明によれば、ライト命令と分岐命令を同時に実行す
ることによって、分岐命令の実行結果によって次にライ
ト命令を実行するかしないかを判断するような命令列の
処理を高速化することができる。

【図面の簡単な説明】

第１図は本発明の１実施例のブロック図、第２図はパイ
プライン処理の一例を示す図である。 図において、 １０・・レジスタファイル、２０・・・演算器、３０・
・・キャッシュメモリ装置、４０・・・制御装置

Claims (1)

【特許請求の範囲】
1. （１）メモリへのデータの書き込みと条件判断とを同時
   に開始し、条件分岐判断結果に応じてメモリへのデータ
   の書き込みを続行または抑止することを特徴とする情報
   処理方式。（２）命令のデコードおよびデコード結果に
   応じて全体の制御を行う制御装置と、演算を行う演算器
   と、前記演算器よりキャッシュメモリ装置内でのデータ
   の検索およびデータの格納が遅れて行われることを利用
   して前記演算器の実行結果に応じてキャッシュメモリ装
   置へのデータの書き込みを抑止することができるキャッ
   シュメモリ装置と、演算とに用いられるデータを格納す
   るレジスタファイルを含むことを特徴とする情報処理装
   置。